具有热管理的堆叠半导体芯片设备制造技术

提供一种包括将热管理设备（75）与半导体芯片设备（10）的第一半导体芯片（35）热接触放置的制造方法。所述半导体芯片设备包括耦接到所述第一半导体芯片的第一基板（60）。所述第一基板具有第一孔径（70）。所述第一半导体芯片和所述热管理设备中至少一个至少部分位于所述第一孔径中。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及半导体加工，并且更具体涉及堆叠半导体芯片的热管理结构及其组装方法。2.相关领域描述堆叠半导体芯片设备向科学家和工程师提出大量设计和整合挑战。常见问题包括在堆叠半导体芯片之间和在个别芯片和某一类型的电路板之间提供适当的电接口，所述电路板例如半导体芯片安装到的母板或半导体芯片封装基板。与堆叠半导体芯片相关的另一关键设计问题是热管理。大多数电设备由于电阻损耗而散热，且半导体芯片和装载半导体芯片的电路板都不例外。仍对与堆叠半导体芯片相关的另一技术挑战进行测试。将裸半导体薄片转变成芯片集，然后将所述芯片安装在封装上或其它板上涉及大量个别步骤。因为半导体芯片的加工和安装通常以线性方式进行，即，各个步骤通常按特定顺序执行，所以最好能够在流程中尽早识别瑕疵部分。这样，可识别瑕疵部分，使得它们不经受不必要的另外处理。在处理阶段尽早识别瑕疵部分的经济刺激在堆叠半导体芯片设备的设计和制造中充分展现。这是从制造堆叠半导体芯片设备的特定工艺流程包括许多涉及将多个单一半导体芯片连续安装到电路板的制造步骤的事实中得出的。例如，如果安装到载台基板的第一半导体芯片在上面堆叠了几个其它半导体芯片后才被认出有瑕疵，那么所有与后来安装的芯片有关的材料加工步骤和材料可能都会浪费。堆叠结构中半导体芯片的热管理在一个或多个半导体芯片的所需电测试期间仍然是技术挑战。堆叠结构中给定半导体芯片，不管是特定堆叠中第一个、中间的还是最后的半导体芯片，可能散热使得需要进行有效热管理来防止堆叠中的一个或所有半导体芯片热散逸，或使得可能以接近或真实操作功率级和频率来电测试堆叠中的一个或多个半导体芯片。本专利技术旨在克服或减小一个或多个前述劣势的效应。专利技术概述根据本专利技术的实施方案的一个方面，提供一种包括将第一半导体芯片稱接到第一基板的制造方法。第一基板包括第一孔径。热管理设备通过第一孔径与第一半导体芯片热接触放置。根据本专利技术的实施方案的另一方面，提供一种包括将热管理设备与半导体芯片设备的第一半导体芯片热接触放置的制造方法。半导体芯片设备包括耦接到第一半导体芯片的第一基板。第一基板具有第一孔径。热接触是通过第一孔径。根据本专利技术的实施方案的另一方面，提供一种包括半导体芯片设备的装置，所述半导体芯片设备具有耦接到第一基板的第一半导体芯片。第一基板包括第一孔径。热管理设备通过第一孔径与第一半导体芯片热接触放置。附图简述在阅读以下详细描述且参照附图后，本专利技术的前述优点和另外的优点将会变得显而易见，在附图中:附图说明图1是包括连接到插入器对面的半导体芯片的半导体芯片设备的示例性实施方案的剖视图；图2是以更大放大倍率示出的图1的部分；图3类似于图1，但是是包括连接到插入器对面的半导体芯片且具有替代热管理设备的半导体芯片设备的另一示例性实施方案的剖视图；图4是从安装有热管理设备的电路板分解的示例性半导体芯片设备的剖视图；图5是示例性半导体芯片设备在装配初始阶段的剖视图；图6是类似于图5的剖视图，但是描绘了另外的装配；图7是类似于图6的剖视图，描绘了示例性热管理设备附接到半导体芯片设备；图8是描绘将示例性半导体芯片设备安装到示例性电路板上的剖视图；图9是包括连接到插入器对面的半导体芯片的半导体芯片设备的替代示例性实施方案的剖视图；和图10是图9描绘的插入器的示图。具体实施例方式公开了各种堆叠半导体芯片结构。所公开的实施方案将基板或电路板与孔径合并来容纳半导体芯片和/或热管理设备中的一个的至少部分。热管理设备可操作以从芯片堆叠中最低的半导体芯片散热。孔径减小堆叠的形状因数而同时仍然提供热管理。现将描述另外的细节。在下文所描述的附图中，在相同元件出现在多于一个附图中的情况下，通常重复参考数字。现参看附图，并且具体参看图1，示出半导体芯片设备10的示例性实施方案的剖视图，半导体芯片设备10包括连接到插入器20的侧面17的半导体芯片15和连接到插入器20的对面37的多个半导体芯片25、30和35。半导体芯片设备10的示例性结构和本文公开的替代物和本文公开的相关半导体芯片15、25、30和35并不依赖于半导体芯片或插入器的特定电子功能或特定类型。因此，半导体芯片15、25、30和35可以是电子产品中使用的无数种不同类型的电路设备中的任何设备，所述电子产品例如微处理器、图形处理器、结合微处理器/图形处理器、专用集成电路、存储设备、例如激光的有源光学器件、无源光学器件等，且半导体芯片15、25、30和35可以是单核或多核或甚至是与另外的芯片横向堆叠。另外，半导体芯片15、25、30和35中任一个或全部可被配置成具有或不具有一些逻辑电路的插入器，且插入器20可以是半导体芯片。因此，术语“芯片”包括插入器，且反之亦然。半导体芯片15、25、30和35和插入器20可能由例如硅或锗的散装半导体或例如绝缘体上硅材料的绝缘体上半导体材料或其它芯片或甚至绝缘材料构成。如果构建为专用插入器，那么插入器20可能由适于用于堆叠半导体芯片结构中的各种材料组成。例如，一些理想的属性包括相对接近半导体芯片15、25、30和35的CTE的热膨胀系数、易制性和热导率。例如，示例性材料包括硅、锗、蓝宝石、金刚石、聚合物基体中的碳纳米管等。半导体芯片15可通过多个互连结构45电连接到插入器20。互连结构45可以是导电柱、焊点或其它类型的互连件。半导体芯片25可类似地通过多个互连结构50连接到插入器20，互连结构50可以是导电柱、焊点或其它类型的互连件。虚线椭圆55外接插入器20、半导体芯片25、30和35和其它结构的部分。虚线椭圆55外接的部分将在图2中以更大放大倍率示出。然而，在参看图2之前，现将描述图1的另外的细节。插入器20可安装到基板或电路板60，且通过多个互连结构65电连接到基板或电路板60。互连结构65可以是导电柱、焊点或其它类型的互连件。本文公开的半导体芯片设备10的示例性结构不依赖于特定电子电路板功能。因此，电路板60可以是半导体芯片封装基板、母板、电路板或几乎任何其它类型的印刷电路板。虽然单片结构可用于电路板60，但是更典型的配置将使用堆积设计。在这方面，电路板60可由中央核心组成，所述中央核心上方形成一个或多个堆积层且下方形成另外一个或多个堆积层。核心本身可由一个或多个层堆叠形成。如果实施成半导体芯片封装基板，那么电路板60中层的数目可从四到十六不等或更多，但是也可使用少于四个层。也可使用所谓的“无核”设计。电路板60的层可由绝缘材料组成，例如各种已知的穿插金属互连件的环氧树脂。可使用堆积以外的多层配置。可选地，电路板20可由已知陶瓷或适于封装基板或其它印刷电路板的其它材料组成。电路板60具有许多导线和孔和其它结构(不可见)来在半导体芯片15、25、30和35之间和插入器20和例如另一电路板的另一设备之间提供电源、接地和信号传输。虽然最好能够将例如半导体芯片25、30和35的一个或多个半导体芯片安装到插入器20的侧面37，但是所述结构必定增大半导体芯片设备10的总高度。所述高度增大在一些其它电子设备中半导体芯片设备10可用的空间有限的情况下可体现设计的复杂性。为了补偿与具有连接到插入器20的侧面35和40的半导体芯片相关的潜在高度增大，电路板60可能具有孔径70，半导体芯片2本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.09.24 US 12/889,5901.种制造方法，其包括: 将第一半导体芯片(35)稱接到第一基板(60),所述第一基板包括第一孔径(70);和 通过所述第一孔径将热管理设备(75、75’、75)与第一半导体芯片热接触放置。2.按权利要求1所述的方法，其中所述热管理设备包括散热器、均热板或热电冷却器中的一个。3.按权利要求1所述的方法，其中所述第一半导体芯片和所述热管理设备中的至少一个至少部分位于所述第一孔径中。4.按权利要求1所述的方法，其包括将多个半导体芯片(25、30、35)耦接到所述第一基板。5.按权利要求4所述的方法，其中所述多个半导体芯片中的一个包括插入器(20)。6.按权利要求1所述的方法，其中所述第一基板包括电路板，所述方法包括将所述第一电路板耦接到第二电路板(85 )。7.按权利要求6所述的方法，其中所述第二电路板包括第二孔径(95)，且所述热管理设备至少部分位于所述第二孔径中。8.按权利要求7所述的方法，其中将所述热管理设备耦接到所述第二电路板。9.一种制造方法，其包括: 将热管理设备与半导体芯片设备(10)的第一半导体芯片热接触放置；且 其中所述半导体芯片设备包括耦接到所述第一半导体芯片(60)的第一基板，所述第一基板包括第一孔径(70)，且所述热接触是通过所述第一孔径。10.按权利要求9所述的方法，其中所述热管理设备包括散热器、均热板或热电冷却器中的一个。11.按权利要求9所述的方法，其中所述第一半导体芯片和所述热管理设备中的至少一个至少部分位于所述第一孔径中。12.按权利要求9所述的方法，其...

【专利技术属性】
技术研发人员：贾迈尔·里法伊艾哈迈德，布莱恩·布莱克，迈克尔·Z·苏，
申请(专利权)人：ATI科技无限责任公司，超威半导体公司，
类型：
国别省市：