半导体装置制造方法及图纸

本发明专利技术提供一种半导体装置，包括第一通孔和第二通孔、第一电路单元、第二电路单元、以及第三电路单元。所述第一通孔和第二通孔将第一芯片和第二芯片彼此电连接。所述第一电路单元被设置在所述第一芯片中，接收测试数据，且与所述第一通孔连接。所述第二电路单元被设置在所述第一芯片中，且与所述第二通孔和所述第一电路单元连接。所述第三电路单元被设置在所述第二芯片中，且与所述第一通孔连接。所述第一电路单元响应于第一控制信号而将其输出信号输出至所述第一通孔和所述第二电路单元中的一个。

【技术实现步骤摘要】
半导体装置相关申请的交叉引用本申请要求2011年10月18日向韩国知识产权局提交的韩国专利申请No.10-2011-0106159的优先权，其全部内容通过引用合并于此。
本专利技术涉以及一种半导体装置，更具体而言，涉以及一种使用穿通通孔的3D(三维)半导体装置。
技术介绍
为了改善半导体装置的集成度，已开发出3D(三维)半导体装置。3D半导体装置通常包括层叠并封装的多个芯片以增加集成度。在3D半导体装置中，因为垂直地层叠了两个或多个芯片，所以可以在相同的面积上实现最大的集成度。可以应用各种方法来实现3D半导体装置。方法之一是，层叠具有相同结构的多个芯片，然后使用诸如金属线的导线将多个芯片彼此连接，使得所述多个芯片如同一个半导体装置来操作。近年来，在本领域中已公开了TSV(穿通硅通孔)式半导体装置，其中穿通硅通孔被形成为贯穿多个层叠的芯片，使得所有的芯片彼此电连接。在TSV式半导体装置中，因为穿通硅通孔垂直地贯穿各个芯片以将各个芯片彼此电连接，所以相比于经由外围引线将各个芯片彼此连接的半导体装置而言可以有效地降低封装的面积。TSV是通过在由电介质物质所定义的通孔洞中填充导电材料而形成的。因为半导体装置仅可在TSV正确形成时正常操作，所以在制造过程中要执行扫描测试以判断TSV是否正确地连接多个芯片。图1是示出半导体装置的现有扫描测试方法的图。在图1中，半导体装置包括第一至第三芯片CHIP1、CHIP2和CHIP3。第一至第三芯片CHIP1、CHIP2和CHIP3经由第一TSVTSV1至第八TSVTSV8彼此电连接。第一芯片CHIP1和第二芯片CHIP2经由第一TSVTSV1至第四TSVTSV4彼此连接，而第二芯片CHIP2和第三芯片CHIP3经由第五TSVTSV5至第八TSVTSV8彼此连接。TSV的测试如下所述来执行。首先，将测试数据TDATA施加至第一TSVTSV1。测试数据TDATA可以是预定的电压或电流。施加给第一TSVTSV1的测试数据TDATA顺序地经由第一TSVTSV1至第八TSVTSV8传送，如图1所示，最终，可以经由第四TSVTSV4输出测试输出信号TOUT。因此，通过测量经由第四TSVTSV4输出的输出信号的电流或电压，可以判断半导体装置中所包括的TSV是否正确地彼此连接。
技术实现思路
本文说明一种能够以多种方式形成扫描测试路径的半导体装置。在本专利技术的一个实施例中，一种半导体装置包括：第一通孔和第二通孔，所述第一通孔和所述第二通孔将第一芯片和第二芯片彼此电连接；第一电路单元，所述第一电路单元被设置在所述第一芯片中，被配置为接收测试数据，且与所述第一通孔连接；第二电路单元，所述第二电路单元被设置在所述第一芯片中，且与所述第二通孔和所述第一电路单元连接；第三电路单元，所述第三电路单元设置在所述第二芯片中，且与所述第一通孔连接，其中，所述第一电路单元响应于第一控制信号而将所述第一电路单元的输出信号输出至所述第一通孔和所述第二电路单元中的一个。在本专利技术的另一个实施例中，一种半导体装置包括：扫描电路模块，所述扫描电路模块包括接收部，所述接收部被配置为响应于第二控制信号而从设置在第一芯片中的另一电路单元的输出信号和设置在第二芯片中的电路单元的输出信号中的一个来产生输出信号；以及输出部，所述输出部被配置为响应于第一控制信号而将所述接收部的输出信号输出至设置在所述第一芯片中的又一电路单元和设置在第三芯片中的电路单元中的一个，其中，所述扫描电路模块被设置在所述第一芯片中。一种半导体装置，包括：第一通孔，所述第一通孔将第一芯片和第二芯片电连接；第一电路单元，所述第一电路单元被设置在所述第一芯片中，且与所述第一通孔连接；第二电路单元，所述第二电路单元被设置在所述第一芯片中，其中，所述第一电路单元响应于第一控制信号而将输出信号输出至所述第一通孔和所述第二电路单元中的一个。附图说明以下结合附图描述本专利技术的特征、方面以及实施例，其中：图1是示意性地示出根据现有技术的半导体装置的配置和扫描测试方法的图；图2是示意性地示出根据本专利技术的一个实施例的半导体装置的配置的图；图3是示意性地示出图2所示的第四电路单元的一个示例性实施例的配置的框图；图4是示意性地示出根据本专利技术的另一个实施例的半导体装置的图，其中说明了多种测试路径；图5是示意性地说明根据本专利技术的另一个实施例的系统级封装(system-in-package)的配置的图；以及图6是示意性地说明根据本专利技术的另一个实施例的系统级封装的配置的图。具体实施方式以下将参考附图通过示例性实施例来说明根据本专利技术实施例的半导体装置。图2是示意性地示出根据本专利技术的一个实施例的半导体装置的配置的图。在图2中，虽然半导体装置1被示例为包括两个芯片，但应注意，并非具体限制层叠的芯片数目。第一芯片CHIP1和第二芯片CHIP2层叠且构成单个半导体装置1。第一芯片CHIP1和第二芯片CHIP2可以通过第一穿通通孔VIA1和第二穿通通孔VIA2彼此电连接。半导体装置1包括第一至第四电路单元110、120、130和140。第一电路单元110和第二电路单元120被设置在第一芯片CHIP1中，且第三电路单元130和第四电路单元140被设置在第二芯片CHIP2中。第一电路单元110和第二电路单元120可以接收测试数据。第一电路单元110和第二电路单元120可以从层叠在第一芯片CHIP1之下的芯片(例如，逻辑裸片)(未示出)接收测试数据，或者第一电路单元110和第二电路单元120可以从测试控制单元接收测试数据。以下将详细说明。第一电路单元110经由第一穿通通孔VIA1与第三电路单元130连接。第二电路单元120与第一电路单元110连接，且第二电路单元120还经由第二穿通通孔VIA2与第四电路单元140连接。第三电路单元130经由第一穿通通孔VIA1与第一电路单元110连接，且第三电路单元130还与第四电路单元140连接。同时，第三电路单元130可以经由第三穿通通孔VIA3与设置于层叠在第二芯片CHIP2上的另一个芯片(未示出)中的电路单元连接。第四电路单元140与第三电路单元130连接，且第四电路单元140还经由第二穿通通孔VIA2与第二电路单元120连接。同时，第四电路单元140可以经由第四穿通通孔VIA4与设置于层叠在第二芯片CHIP2上的芯片中的另一个电路单元连接。第一电路单元110被配置为接收输入信号112并产生输出信号114。输入信号112可以是测试数据。第一电路单元110响应于第一控制信号而将第一电路单元110的输出信号114输出至第二电路单元120和第一穿通通孔VIA1中的一个。第二电路单元120被配置为接收第一电路单元110的输出信号114，并产生输出信号124。第二电路单元120响应于第一控制信号而将第二电路单元120的输出信号124输出至第二穿通通孔VIA2和设置在第一芯片CHIP1中的另一个电路单元(未示出)中的一个。此外，第二电路单元120可以响应于输出使能信号而将第二电路单元120的输出信号124输出至测试控制单元。第二电路单元120可以响应于第二控制信号而接收第一电路单元110的输出信号114和输入信号122中的一个。输入信号122可以是测试数据。第三电路单元130被配本文档来自技高网...

【技术保护点】
一种半导体装置，包括：第一通孔和第二通孔，所述第一通孔和所述第二通孔将第一芯片和第二芯片彼此电连接；第一电路单元，所述第一电路单元被设置在所述第一芯片中，被配置为接收测试数据，且与所述第一通孔连接；第二电路单元，所述第二电路单元被设置在所述第一芯片中，且与所述第二通孔和所述第一电路单元连接；第三电路单元，所述第三电路单元被设置在所述第二芯片中，且与所述第一通孔连接，其中，所述第一电路单元响应于第一控制信号而将所述第一电路单元的输出信号输出至所述第一通孔和所述第二电路单元中的一个。

【技术特征摘要】
2011.10.18 KR 10-2011-01061591.一种半导体装置，包括：第一通孔和第二通孔，所述第一通孔和所述第二通孔将第一芯片和第二芯片彼此电连接；第一电路单元，所述第一电路单元被设置在所述第一芯片中，被配置为接收测试数据来产生输出信号，且与所述第一通孔连接；第二电路单元，所述第二电路单元被设置在所述第一芯片中，且与所述第二通孔和所述第一电路单元连接；第三电路单元，所述第三电路单元被设置在所述第二芯片中，且与所述第一通孔连接，其中，所述第一电路单元响应于第一控制信号而将所述第一电路单元的输出信号输出至所述第一通孔和所述第二电路单元中的一个。2.如权利要求1所述的半导体装置，其中，所述第二电路单元接收所述第一电路单元的输出信号来产生输出信号，以及响应于所述第一控制信号而将所述第二电路单元的输出信号输出至所述第二通孔。3.如权利要求2所述的半导体装置，其中，所述第二电路单元响应于第二控制信号来接收所述测试数据而不是接收所述第一电路单元的输出信号，并且产生输出信号。4.如权利要求3所述的半导体装置，其中，所述第三电路单元响应于所述第二控制信号而经由所述第一通孔接收所述第一电路单元的输出信号，并且产生输出信号。5.如权利要求3所述的半导体装置，还包括：第四电路单元，所述第四电路单元被设置在所述第二芯片中，且与所述第二通孔和所述第三电路单元连接，其中，所述第三电路单元响应于所述第一控制信号而将所述第三电路单元的输出信号输出至所述第四电路单元和第三通孔中的一个，所述第三通孔将所述第二芯片与层叠在所述第二芯片上的另一个芯片连接。6.如权利要求5所述的半导体装置，其中，所述第四电路单元响应于所述第二控制信号而接收所述第二电路单元的输出信号和所述第三电路单元的输出信号中的一个，并产生输出信号，所述第二电路单元的输出信号是经由所述第二通孔传送的。7.如权利要求6所述的半导体装置，其中，...

【专利技术属性】
技术研发人员：杨亨均，李炯东，权容技，文英硕，金成旭，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：