包括平面层叠的半导体芯片的半导体封装制造技术

包括平面层叠的半导体芯片的半导体封装。可提供一种半导体封装。一种半导体封装可包括基板。该半导体封装可包括彼此相邻地设置在基板的第一表面上方的第一半导体芯片和第二半导体芯片。该半导体封装可包括将第一半导体芯片和基板电联接的第一接合线。该半导体封装可包括插置在第二半导体芯片与基板之间的绝缘粘合剂。第一接合线可被设置为穿过绝缘粘合剂并且将第一半导体芯片和基板电联接。

【技术实现步骤摘要】

各种实施方式总体上涉及半导体封装，更具体地讲，涉及一种按照两个或更多个半导体芯片以平面方式层叠的方式配置的半导体封装。
技术介绍
随着电子产品逐渐小型化和高度功能化，需要具有更高容量的半导体芯片以满足期望的功能。因此，有必要在尺寸较小的电子产品上安装数量增加的半导体芯片。以高容量制造半导体芯片或者在有限空间内安装数量增加的半导体封装的技术有其局限性。因此，近来的技术发展趋势指向在一个封装中嵌入数量增加的半导体芯片。因此，结果是正在开发半导体封装以在维持半导体封装的总体尺寸的同时尝试提供具有高容量和多个功能的一个或更多个半导体芯片。
技术实现思路
在实施方式中，一种半导体封装可包括基板。该半导体封装可包括彼此相邻地设置在基板的第一表面上方的第一半导体芯片和第二半导体芯片。该半导体封装可包括将第一半导体芯片和基板电联接的第一接合线。该半导体封装可包括插置在第二半导体芯片和基板之间的绝缘粘合剂。第一接合线可被设置为穿过绝缘粘合剂。在实施方式中，一种半导体封装可包括基板、第一半导体芯片、第二半导体芯片、绝缘粘合剂和多条第一接合线。所述基板可包括第一表面，该第一表面具有并排地形成在彼此间隔开的位置处的第一区域和第二区域。基板可包括在与第二区域的靠近第一区域的边缘相邻的位置处布置在第一表面上方的多个接合指状物。基板可包括第一阻焊层，该第一阻焊层形成在第一表面上方并且具有暴露第一接合指状物以及第一表面的介于第一接合指状物之间的部分的第一开放区域。第一半导体芯片可被设置在基板的第一表面的第一区域上方，并且具有面向基板的第一表面的下表面、背离所述下表面的上表面以及与上表面的与第一接合指状物相邻的边缘相邻地布置的多个第一接合焊盘。第二半导体芯片可被设置在基板的第一表面的第二区域上方，并且具有面向基板的第一表面的下表面以及背离所述下表面的上表面。绝缘粘合剂可插置在基板和第二半导体芯片之间。所述多条第一接合线可被形成为穿过绝缘粘合剂并且可将基板的第一接合指状物与第一半导体芯片的第一接合焊盘电联接。在实施方式中，一种电子系统可包括联接到总线的半导体封装、控制器、接口、输入/输出单元和存储器装置。控制器和存储器装置可包括半导体封装。该半导体封装可包括基板、并排地设置在基板的第一表面上方的第一半导体芯片和第二半导体芯片、将第一半导体芯片和基板电联接的第一接合线以及插置在第二半导体芯片与基板之间的绝缘粘合剂。第一接合线可被设置为穿过绝缘粘合剂。在实施方式中，一种包括半导体封装的存储卡可包括存储器和存储器控制器，该存储器包括所述半导体封装，该存储器控制器用于控制所述存储器。该半导体封装可包括基板、并排地设置在基板的第一表面上方的第一半导体芯片和第二半导体芯片、将第一半导体芯片和基板电联接的第一接合线以及插置在第二半导体芯片和基板之间的绝缘粘合剂。第一接合线可被设置为穿过绝缘粘合剂。附图说明图1是示出根据实施方式的已去除了包封构件的半导体封装的示例的表示的平面图。图2是沿图1的线A-A’截取的截面图。图3是沿图1的线B-B’截取的截面图。图4至图6是示出根据实施方式的半导体封装的第一开放区域的示例的表示的平面图。图7是示出根据实施方式的已去除包封构件的半导体封装的示例的表示的平面图。图8是沿图7的线C-C’截取的截面图。图9至图11是示出根据实施方式的半导体封装的第一开放区域和通风孔的示例的表示的平面图。图12是沿图7的线D-D’截取的截面图。图13是应用了根据实施方式的半导体封装的电子系统的示例的框图表示。图14是包括根据实施方式的半导体封装的存储卡的示例的框图表示。具体实施方式以下，将在下面参照附图描述各种实施方式。各种实施方式涉及一种半导体封装。在附图中，为了清楚地描述，组件的形状和尺寸可能被夸大，并且使用相同的标号来指代相同或相似的组件。参照图1至图3，根据实施方式的半导体封装100可包括基板10、至少两个半导体芯片(例如，第一半导体芯片20和第二半导体芯片50)、接合线42a、42b、42c、42d和42e以及绝缘粘合剂60。根据实施方式的半导体封装100还可包括粘合剂构件30、包封构件70和外部连接构件80。基板10可以是印刷电路板。当从平面图看时，基板10可具有近似矩形形状。基板10可具有第一表面10a(是指上表面)以及背离第一表面10a的第二表面10b(是指下表面)。基板10可包括：第一区域F/R，第一区域F/R上设置有第一半导体芯片20；以及第二区域S/R，第二区域S/R与第一区域F/R间隔开并且设置有第二半导体芯片50。第二区域S/R可包括用于布置电联接至第一半导体芯片20的第一接合指状物12a的区域。基板10可包括布置在第一表面10a上的多个接合指状物12a、12b、12c、12d和12e以及布置在第二表面10b上的多个球台(ballland)14。第一接合指状物12a可与第二区域S/R的靠近第一区域F/R的边缘相邻地布置。第二接合指状物12b可被进一步布置在第一表面10a上以用于在第一半导体芯片20与基板10之间电联接。在实施方式中，第二接合指状物12b可与基板10的背离第二区域S/R的边缘相邻地布置。为了第二半导体芯片50与基板10之间的电联接，可在第二区域S/R的周边进一步布置接合指状物。在实施方式中，第三至第五接合指状物12c、12d和12e被布置在第二区域S/R的周边。例如，第三接合指状物12c和第四接合指状物12d可与第二区域S/R的相应边缘相邻地布置，所述相应边缘与布置第一接合指状物12a所沿的第二区域S/R的边缘垂直或基本上垂直。第五接合指状物12e可与第二区域S/R的背离第一区域F/R的边缘相邻地布置。尽管在实施方式中第三至第五接合指状物12c、12d和12e被示出为围绕第二区域S/R布置在三个相应边缘上，实施方式不限于此。在其它实施方式中，可仅布置第三至第五接合指状物12c、12d和12e当中的至少一组接合指状物。尽管未示出，基板10可包括分别形成在第一表面10a和第二表面10b上的电路图案以及形成在基板10内的通孔图案。第一至第五接合指状物12a、12b、12c、12d和12e以及球台14可以是电路图案的端部。第一至第五接合指状物12a、12b、12c、12d和12e以及球台14可通过电路图案和通孔图案彼此电联接。基板10可包括分别形成在第一表面10a和第二表面10b上，使得第一至第五接合指状物12a、12b、12c、12d和12e以及球台14被暴露的第一阻焊层16和第二阻焊层18。第一阻焊层16可具有暴露第一接合指状物12a的第一开放区域OR1、最外侧第一接合指状物12a的外侧部分以及第一表面10a的介于第一接合指状物12a之间的部分。在实施方式中，可按照暴露所有第一接合指状物12a的形式形成单个第一开放区域OR1。另选地，参照图4，可按照暴露预定数量的第一接合指状物12a的方式形成多个第一开放区域OR1a中的每一个。作为另外的另选方式，参照图5，可形成数量与第一接合指状物12a的数量对应的第一开放区域OR1b以分别暴露相应的第一接合指状物12a。在实施方式中，第一开放区域OR1可被形成为设置在第二区域S/R内部本文档来自技高网...

【技术保护点】
一种半导体封装，该半导体封装包括：基板；彼此相邻地设置在所述基板的第一表面上方的第一半导体芯片和第二半导体芯片；将所述第一半导体芯片和所述基板电联接的第一接合线；以及插置在所述第二半导体芯片与所述基板之间的绝缘粘合剂，其中，所述第一接合线被设置为穿过所述绝缘粘合剂。

【技术特征摘要】
2015.08.03 KR 10-2015-01093141.一种半导体封装，该半导体封装包括：基板；彼此相邻地设置在所述基板的第一表面上方的第一半导体芯片和第二半导体芯片；将所述第一半导体芯片和所述基板电联接的第一接合线；以及插置在所述第二半导体芯片与所述基板之间的绝缘粘合剂，其中，所述第一接合线被设置为穿过所述绝缘粘合剂。2.根据权利要求1所述的半导体封装，其中，所述基板的所述第一表面包括设置有所述第一半导体芯片的第一区域以及设置有所述第二半导体芯片的第二区域，并且所述基板包括布置在与所述第一区域相邻的所述第二区域上方并且与所述第一接合线连接的多个第一接合指状物。3.根据权利要求2所述的半导体封装，其中，所述基板还包括第一阻焊层，该第一阻焊层形成在所述第一表面上方并且具有第一开放区域，该第一开放区域暴露所述第一接合指状物以及所述第一表面的介于所述第一接合指状物之间的部分。4.根据权利要求3所述的半导体封装，其中，所述第一开放区域被形成为设置在所述基板的所述第二区域中或者设置在所述基板的所述第二区域以及与所述第二区域相邻的外侧区域上方。5.根据权利要求3所述的半导体封装，其中，所述第一开放区域包括从由以下各项构成的组中选择出的任一个：单个第一开放区域，该单个第一开放区域被形成为暴露所有所述第一接合指状物以及所述第一表面的介于所述第一接合指状物之间的所述部分；多个第一开放区域，该多个第一开放区域各自被形成为成组地暴露预定数量的所述第一接合指状物以及所述第一表面的介于对应的第一接合指状物之间的部分；以及多个第一开放区域，该多个第一开放区域各自被形成为分别暴露所述第一接合指状物中的对应的一个第一接合指状物以及所述第一表面的与该对应的一个第一接合指状物相邻的一部分。6.根据权利要求3所述的半导体封装，其中，所述基板具有至少一个通风孔，所述至少一个通风孔被形成在所述第一开放区域中以穿过所述第一表面以及背离所
\t述第一表面的第二表面。7.根据权利要求3所述的半导体封装，其中，所述第一开放区域是利用所述绝缘粘合剂填充的。8.根据权利要求7所述的半导体封装，其中，所述绝缘粘合剂包括穿透晶片后侧层压PWBL膜。9.一种半导体封装，该半导体封装包括：基板，该基板包括：第一表面，该第一表面具有并排地形成在彼此间隔开的位置处的第一区域和第二区域；多个接合指状物，所述多个接合指状物被布置在所述第一表面上方，位于与所述第二区域的靠近所述第一区域的边缘相邻的位置处；以及第一阻焊层，该第一阻焊层形成在所述第一表面上方并且具有第一开放区域，该第一开放区域暴露第一接合指状物以及所述第一表面的介于所述第一接合指状物之间的部分；第一半导体芯片，该第一半导体芯片被设置在所述基板的所述第一表面的所述第一区域上方，并且具有面向所述基板的所述第一表面的下表面、背离所述下表面的上表面以及与所述上表面的与所述第一接合指状物相邻的边缘相邻地布置的多个第一接合焊盘；第二半导体芯片，该第二半导体芯片被设置在所述基板的所述第一表面的所述第二区域上方，并且具有面向所述基板的所述第一表面的下表面以及背离所述下表面的上表面；绝缘粘合剂，该绝缘粘合剂被插置在所述基板与所述第二...

【专利技术属性】
技术研发人员：崔炯柱，李其勇，金宗铉，任亨旻，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR