一种半导体芯片的通孔链结构阻值异常的定位方法技术

本发明专利技术涉及半导体领域，尤其涉及一种半导体芯片的通孔链结构阻值异常的定位方法，定义处于所述预定位置的所述通孔链为待测试链，暴露所述待测试链两端的金属线；测试所述通孔链两端的所述金属线之间的电阻以得到第一测试阻值；于所述待测试链上定义预定数量的等长测试段，暴露每个所述测试段两端的金属线；测试每个所述测试段两端的所述金属线之间的第二测试阻值，根据所述第一测试阻值及所述第二测试阻值，确定阻值异常的通孔所在的所述测试段,本发明专利技术方法是一种针对于通孔链结构中阻值增加幅度不大的失效情况阻值异常通孔的定位方法，方法简单，易于操作且定位准确。

【技术实现步骤摘要】

本专利技术涉及半导体领域，尤其涉及一种半导体芯片的通孔链结构阻值异常的定位方法。
技术介绍
随着人们对产品质量要求不断提高，半导体芯片的失效分析越来越受到关注，失效分析是可靠性工程中研究产品失效现象的特征和规律、分析失效产生的原因并提出相应对策的一种系统分析方法，在具有通孔链结构的半导体芯片中，通过失效分析定位通孔链结构中失效点的方法如下：第一种为将目标区域通过研磨使via上层的金属线露出来，然后在扫描电子显微镜(scanningelectronmicroscope，简称SEM)中通过电压比对(voltagecontrast)进行失效点的定位。扫描电子显微镜(SEM)利用电子和物质的相互作用，可以获取被测样品本身的各种物理、化学性质的信息，如形貌、组成、晶体结构、电子结构和内部电场或磁场等等。扫描电子显微镜根据上述不同信息产生的机理，采用不同的信息检测器，使选择检测得以实现。但是上述定位viachain结构中阻值异常通孔的方法只适用于via近乎开窗这种失效类型，对于阻值增加幅度不大的失效模式不适用，并且研磨使via上层的金属线露出来很容易损伤通孔且通孔上层金属线易氧化导致通孔阻值发生异常。第二种为通过微光显微镜(EmissionMicroscope,EMMI)或者光束诱导电阻变化(OBIRCH)找到测试结构中的热点(hotspot)，热点(hotspot)区域即为via阻值有异常的位置。对於故障分析而言，微光显微镜(EMMI)是一种相当有用且效率极高的分析工具，而光诱导电阻变化(OBIRCH)模式能快速准确的进行IC中元件的短路、布线和通孔互联中的空洞、金属中的硅沉积等缺陷。其工作原理是利用激光束在恒定电压下的器件表面进行扫描，激光束部分能量转化为热能，如果金属互联线存在缺陷，缺陷处温度将无法迅速通过金属线传导散开，这将导致缺陷处温度累计升高，并进一步引起金属线电阻以及电流变化，通过变化区域与激光束扫描位置的对应，定位缺陷位置，即温度较高的热点(hotspot)区域。但是上述定位viachain结构中阻值异常通孔的方法对于阻值增加幅度不大(<5倍)的样品，通过微光显微镜(EMMI)或者光诱导电阻变化(OBIRCH)模式很难能够抓到热点(hotspot)，进而无法对失效的通孔进行定位，并且这种方法定位精准度较低。
技术实现思路
鉴于上述技术问题，本专利技术旨在提出一种针对于通孔链结构中阻值增加幅度不大的失效情况阻值异常通孔的定位方法。本专利技术解决上述技术问题的主要技术方案为：一种半导体芯片的通孔链结构阻值异常的定位方法，其中，提供一具有通孔链的待测试结构，还包括以下步骤：步骤S1、暴露所述待测试结构上的通孔链中一预定位置的通孔的上层金属；步骤S2、定义处于所述预定位置的所述通孔链为待测试链，暴露所述待测试链两端的金属线；步骤S3、测试所述通孔链两端的所述金属线之间的电阻以得到第一测试阻值；步骤S4、于所述待测试链上定义预定数量的等长测试段，暴露每个所述测试段两端的金属线；步骤S5、测试每个所述测试段两端的所述金属线之间的第二测试阻值，根据所述第一测试阻值及所述第二测试阻值，确定阻值异常的通孔所在的所述测试段；步骤S6、判断阻值异常的通孔所在的所述测试段中的通孔数量，如所述通孔数量为1则测试结束，退出；步骤S7、,将所述阻值异常的通孔所在的所述测试段定义为待测试链，并将所述待测试链对应的所述第二测试阻值赋值给所述第一测试阻值，返回所述步骤S4。优选的，所述步骤S1中通过机械研磨，将所述预定位置研磨至未完全露出所述通孔的上层金属。优选的，所述步骤S2中采用离子束轰击切割所述上层金属，以暴露所述待测试链两端的所述金属线。优选的，所述步骤S4中采用离子束轰击切割所述上层金属，以暴露所述测试段两端的所述金属线。优选的，所述步骤S3中将所述待测试结构置入纳米探测器中，测试所述通孔链两端的所述金属线之间的所述第一测试阻值。优选的，所述步骤S5中将所述待测试结构置入纳米探测器中，测试所述测试段两端的所述金属线之间的所述第二测试阻值。优选的，所述步骤S5中，将大于所述第一测试阻值的所述预定数量分之一的所述第二测试阻值对应的所述测试段，确定为阻值异常的通孔所在的所述测试段。优选的，所述预定数量为2的整数次方。优选的，所述预定数量为2。上述技术方案具有如下优点或有益效果：本专利技术针对于半导体芯片的通孔链结构中阻值增加幅度不大的失效情况，提出一种阻值异常的定位方法，方法简单，易于操作且定位准确。附图说明参考所附附图，以更加充分地描述本专利技术的实施例。然而，所附附图仅用于说明和阐述，并不构成对本专利技术范围的限制。图1为本专利技术阻值异常通孔的定位方法流程图；图2为本专利技术一个优选的实施例的测试结构示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。当然除了这些详细描述外，本专利技术还可以具有其他实施方式。本专利技术针对于通孔链结构中阻值增加幅度不大的失效情况，提出一种通孔链结构中阻值异常通孔的定位方法，方法简单，易于操作且定位准确。下面结合附图和具体实施例对本专利技术作进一步说明，显然，所描述的实例仅仅是本专利技术一部分实例，而不是全部的实例。基于本专利技术汇总的实例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有实例，都属于本专利技术保护的范围。需要说明的是，在不冲突的情况下，本专利技术中的实例及实例中的特征可以相互自由组合。图1为本专利技术阻值异常通孔的定位方法流程图，如图所示，在一个优选的实施例中，一种半导体芯片的通孔链结构阻值异常的定位方法，其中，包括：步骤S1、暴露待测试结构上的通孔链中一预定位置的通孔的上层金属；步骤S2、定义处于预定位置的通孔链为待测试链，暴露待测试链两端的金属线；步骤S3、测试通孔链两端的金属线之间的电阻以得到第一测试阻值；步骤S4、于待测试链上定义预定数量的等长测试段，暴露每个测试段两端的金属线；步骤S5、测试每个测试段两端的金属线之间的第二测试阻值，根据第一测试阻值及第二测试阻值，确定阻值异常的通孔所在的测试段；步骤S6、判断阻值异常的通孔所在的测试段中的通孔数量，如通孔数量为1则测试结束，退出；步骤S7、,将阻值异常的通孔所在的测试段定义为待测试链，并将待测试链对应的第二测试阻值赋值给第一测试阻值，返回步骤S4。上述技术方案，对测试结构上层金属进行切割和测试，无需将测试结构中全部上层金属暴露出来，暴露待测试结构上的通孔链中一预定位置的通孔的上层金属进行测试即可，能够有效地防止金属线大规模被氧化，避免测试结构性能改变，根据第一测试阻值及第二测试阻值，确定阻值异常的通孔所在的测试段，再重复切割测试所确定阻值异常的通孔所在的测试段，不断缩小阻值异常的通孔所在位置，直至所确定阻值异常的通孔所在的测试段内通孔数量为1，得到阻值异常的通孔所在的确切位置，本专利技术方法简单，易于操作且定位准确。在一个优选的实施例中，步骤S1中通过机械研磨，将预定位置研磨至未完全露出通孔的上层金属，作为进一步优选的实施方式还可以通过其他方法研磨待测试结构直至临近待测试结构上的通孔链中一预定位置的通孔的上层金属，但并未使得预定位置的通孔的上层金属暴露。在一个优选的实施例中，步骤S2中采用离子束轰击切割上层金属，以暴露待本文档来自技高网...

【技术保护点】
一种半导体芯片的通孔链结构阻值异常的定位方法，其特征在于，提供一具有通孔链的待测试结构，还包括以下步骤：步骤S1、暴露所述待测试结构上的通孔链中一预定位置的通孔的上层金属；步骤S2、定义处于所述预定位置的所述通孔链为待测试链，暴露所述待测试链两端的金属线；步骤S3、测试所述通孔链两端的所述金属线之间的电阻以得到第一测试阻值；步骤S4、于所述待测试链上定义预定数量的等长测试段，暴露每个所述测试段两端的金属线；步骤S5、测试每个所述测试段两端的所述金属线之间的第二测试阻值，根据所述第一测试阻值及所述第二测试阻值，确定阻值异常的通孔所在的所述测试段；步骤S6、判断阻值异常的通孔所在的所述测试段中的通孔数量，如所述通孔数量为1则测试结束，退出；步骤S7、,将所述阻值异常的通孔所在的所述测试段定义为待测试链，并将所述待测试链对应的所述第二测试阻值赋值给所述第一测试阻值，返回所述步骤S4。

【技术特征摘要】
1.一种半导体芯片的通孔链结构阻值异常的定位方法，其特征在于，提供一具有通孔链的待测试结构，还包括以下步骤：步骤S1、暴露所述待测试结构上的通孔链中一预定位置的通孔的上层金属；步骤S2、定义处于所述预定位置的所述通孔链为待测试链，暴露所述待测试链两端的金属线；步骤S3、测试所述通孔链两端的所述金属线之间的电阻以得到第一测试阻值；步骤S4、于所述待测试链上定义预定数量的等长测试段，暴露每个所述测试段两端的金属线；步骤S5、测试每个所述测试段两端的所述金属线之间的第二测试阻值，根据所述第一测试阻值及所述第二测试阻值，确定阻值异常的通孔所在的所述测试段；步骤S6、判断阻值异常的通孔所在的所述测试段中的通孔数量，如所述通孔数量为1则测试结束，退出；步骤S7、,将所述阻值异常的通孔所在的所述测试段定义为待测试链，并将所述待测试链对应的所述第二测试阻值赋值给所述第一测试阻值，返回所述步骤S4。2.如权利要求1所述的定位方法，其特征在于，所述步骤S1中通过机械研磨，将所述预定位置研磨至...

【专利技术属性】
技术研发人员：李辉，谢渊，仝金雨，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42