电子组件装置和关联方法制造方法及图纸

一种装置包括衬底以及第一和第二管芯。第一管芯组装于衬底上方。第一管芯包括电子电路。第二管芯组装于衬底上方。第二管芯包括电子电路。该装置还包括第一和第二互连。第一互连包括第一组铜柱并且将第一管芯耦合到衬底。第二互连包括第二组铜柱并且将第二管芯耦合到第一管芯。

【技术实现步骤摘要】

公开的概念主要地涉及电子组件并且更具体地涉及用于在电子系统中使用的半导体管芯的3D (三维)集成的装置和关联方法。
技术介绍
不同于单个芯片封装，多芯片封装互连若干半导体管芯。在基于2D(二维)的多芯片模块(MCM)的情况下，使用倒装芯片或者接线键合互连在衬底上互连芯片或者管芯。一些3D互连在有源硅电路管芯或者无源硅衬底上使用硅通孔(TSV)。作为中间级，2D互连结构包含作为互连结构(称为插入体)的硅衬底以使用接线键合或者倒装芯片互连来提供高密度互连(有时称为2. )。倒装芯片互连可以由于互连的区域性质而用来提供更高互连密度并且由于电距离短而提供更高频率能力。硅插入体造成附加成本，并且也可能有在互连的半导体管芯之间的更长电距离。作为2.5D和插入体的替代，可以使用不同架构(即面对面连接管芯)。尽管可以在电距离更短并且消除插入体衬底的情况下实现互连两个管芯，但是该技术仍然将互连的管芯的组合互连到外界。尽管可以使用倒装芯片焊料或者铜微块来完成两个管芯的面对面互连，但是使用接线键合来实现将2个管芯的堆叠连接到外界。就这一技术而言，可能在输入/输出(1/0)数目上遭遇限制并且接线键合面临频率限制。可以在使用微块来互连两个面对面管芯时使用倒装芯片焊料互连以用于互连到外界。倒装芯片焊料的球形性质规定高度和1/0间距从而限制用于更高1/0的高度或者限制I/o密度以提供更高互连——焊料的高度是关键的以免子管芯干扰底部衬底。底部管芯也通常必须薄到足以相配于在顶部管芯与衬底之间的空间中。对于典型倒装芯片外部互连，底部管芯可以如50微米(千分之一厘米)一样薄，这可能造成更多复杂操纵和更高成本。倒装芯片外部互连造成1/0密度和管芯厚度考虑。这一技术也造成晶片制造商加工铜微块和焊料(铅-锡或者无铅)(不同材料)。有时，这一技术可能遭遇潜在不兼容。
技术实现思路
设想用于包括多个管芯和衬底的电子组件的多种装置和技术。在一个示例实施例中，一种装置包括衬底以及第一和第二管芯。第一管芯组装于衬底上方。第一管芯包括电子电路。第二管芯组装于衬底上方。第二管芯包括电子电路。该装置还包括第一和第二互连。第一互连包括第一组铜柱并且将第一管芯耦合到衬底。第二互连包括第二组铜柱并且将第二管芯耦合到第一管芯。在另一不例实施例中，一种装置包括衬底以及第一、第二和第三管芯。第一管芯设置于衬底上方。第一管芯包括电子电路。第二管芯设置于第一管芯下面。第二管芯包括电子电路。第三管芯设置于第一管芯下面。第三管芯也包括电子电路。该装置也包括第一、第二和第三互连。第一互连将第一管芯耦合到衬底。第二互连将第二管芯耦合到第一管芯，并且第三互连将第三管芯耦合到第一管芯。在另一示例实施例中，一种使用耦合到电子组件中的衬底的多个管芯的方法，包括使用第一互连以将多个管芯中的第一管芯中的电子电路耦合到衬底中的电子电路。第一互连包括第一组铜柱。该方法也包括使用第二互连以将多个管芯中的第二管芯中的电子电路耦合到第一管芯中的电子电路。第二互连包括第二组铜柱。第二管芯通过使用第二互连来装配于第一管芯下面。第一管芯通过使用第一互连来装配于衬底上方。附图说明附图仅图示示例实施例、因此不应视为限制它的范围。本领域普通技术人员理解公开的概念借用于其它同等有效的实施例。在附图中，在多幅附图中使用的相同标号表示相同、相似或者等效功能、部件或者块。图1图示了根据一个示例实施例的互连机制中的各种元件或者部件的布置。图2描绘了根据另一示例实施例的互连机制中的各种元件或者部件的布置。图3示出了根据一个示例实施例的组件中的电路之间的电互连的框图。图4描绘了根据另一示例实施例的组件中的电路之间的电互连的框图。图5图示了根据一个示例实施例在半导体管芯中包括各种类型的电路。图6描绘了根据另一示例实施例在半导体管芯中包括各种类型的电路。图7图示了示例实施例中的可以在一个或者多个管芯中包括的现场可编程门阵列(FPGA)的框图。图8不出了根据一个不例实施例的用于将FPGA I禹合到其它电路的电路布置的框图。图9图示了根据另一示例实施例的用于将FPGA耦合到其它电路的电路布置的框图。图10描绘了根据示例实施例的制作或者加工流程的特征和属性的概要。图11示出了根据一个示例实施例的结构制作或者组装中的步骤。图12图示了根据图11的实施例的结构制作或者组装中的附加步骤。图13-19图示了在各种制作阶段期间的根据一个示例实施例的互连组件或者封装。具体实施例方式公开的概念主要地涉及电子组件并且更具体地涉及用于在电子系统中使用的半导体管芯的3D (三维)集成的装置和关联方法。公开的概念提供使用管芯的面对面堆叠的多管芯集成架构和关联方法(比如工艺流程、制造、制作、集成等)。参照图1，图示了根据一个示例实施例的互连机制中的各种元件的布置10A。布置IOA包括主管芯12 (或者母管芯或者大器件管芯或者管芯I)、更小管芯14 (或者子管芯或者小器件管芯或者管芯2)和衬底16。管芯14装配或者布置于衬底16之上方或者。主管芯12是具有多级铜柱的通常更大管芯。有至少两个不同高度的互连(在这一情况下为至少两个不同高度的铜柱)。首先，有较矮铜(Cu)柱18(取而代之，根据相对尺度可以使用微块)。铜柱18可以用于电互连，这些互连用于连接两个管芯面。作为例子，铜柱18可以如图1中所示提供在管芯12的面与管芯14的面之间的耦合机制。在铜柱18到管芯14的耦合或者附着点，可以使用镀锡焊盘或者区域18A。在示例实施例中，铜柱18可以具有所需高度，例如在更细微间距的数微米到在更粗略间距的更大高度(例如在20微米间距的约10微米直径到在50微米间距的约25微米直径，作为非限制例子)。如本领域普通技术人员理解的那样，互连(比如铜柱18)的尺度、间距和数目在其它实施例中可以不同。例如它们按照需要可以更大或者更小。在一些实施例中，在管芯12上加工或者制作铜柱18。本领域普通技术人员理解也有可能在更小管芯(即管芯14)上加工铜柱。换而言之，可以在管芯12上制作更大铜柱20 (下文具体描述)，并且可以在管芯14上制作更小铜柱18 (或者微块)。本领域普通技术人员理解根据组件或者封装中的各种因素(比如管芯总数、管芯尺寸等)可以有其它互连(例如铜柱)数目、类型、配置、布局、制作和/或尺寸。在布置IOA中也使用第二组铜柱20。铜柱20可以高于铜柱18。在示例实施例中，第二组铜柱20可以具有比第一组更大的直径/间距。在示例实施例中，第二组铜柱20可以用来将管芯12连接、键合或者耦合到封装的下一级(例如到有机封装衬底16)。在铜柱20到衬底16的耦合或者附着点。可以使用微块或者镀锡焊盘或者区域20A。微块20A在示例实施例中可以具有35到50微米的高度，但是如本领域普通技术人员理解的那样可以使用其它高度。如本领域普通技术人员理解的那样，铜柱20的高度、间距、间隔、数目和配置依赖于用于给定实施方式的特定规格或者所需特征。在示例实施例中，铜柱20的高度可以约为100微米到250微米而与高度相对应的直径从约50微米到约250微米。可以使用如下文具体描述的多种技术来互连管芯12和14。在一些实施例中，在(例如使用铜柱18)互连管芯12和管芯14之后，堆叠(或者组件或者部分组件)可本文档来自技高网...

【技术保护点】
一种装置，包括：衬底；第一管芯，组装于所述衬底上方，所述第一管芯包括电子电路；第一互连，用于将所述第一管芯耦合到所述衬底，所述第一互连包括第一组铜柱；第二管芯，组装于所述衬底上方，所述第二管芯包括电子电路；以及第二互连，用于将所述第二管芯耦合到所述第一管芯，所述第二互连包括第二组铜柱。

【技术特征摘要】
2011.09.16 US 61/535,800;2012.09.07 US 13/607,4601.一种装置，包括: 衬底； 第一管芯，组装于所述衬底上方，所述第一管芯包括电子电路； 第一互连，用于将所述第一管芯耦合到所述衬底，所述第一互连包括第一组铜柱； 第二管芯，组装于所述衬底上方，所述第二管芯包括电子电路；以及 第二互连，用于将所述第二管芯耦合到所述第一管芯，所述第二互连包括第二组铜柱。2.根据权利要求1所述的装置，其中所述第一组铜柱高于所述第二组铜柱。3.根据权利要求1所述的装置，其中所述第一管芯组装于所述第二管芯上方。4.根据权利要求1所述的装置，其中所述第二管芯组装于所述第一管芯与所述衬底之间。5.根据权利要求1所述的装置，其中所述第二互连包括一组微块。6.根据权利要求1所述的装置，还包括多个微块，其中所述多个微块中的相应微块组装于所述衬底与所述第一组铜柱中的相应铜柱之间。7.根据权利要求1所述的装置，还包括多个焊盘，其中所述多个焊盘中的相应焊盘设置于所述第二管芯与所述第二组铜柱中 的相应铜柱之间。8.根据权利要求1所述的装置，其中所述第一管芯和第二管芯中的一个管芯包括模拟电路，并且所述第一管芯和第二管芯中的另一管芯包括数字电路。9.根据权利要求1所述的装置，其中所述第一管芯和第二管芯中的一个管芯包括模拟或者混合信号电路，并且所述第一管芯和第二管芯中的另一管芯包括数字电路。10.根据权利要求1所述的装置，其中所述第一管芯和第二管芯中的一个管芯包括现场可编程门阵列(FPGA)电路。11.一种装置，包括: 衬底； 第一管芯，设置于所述衬底上方，所述第一管芯包括电子电路； 第二管芯，设置于所述衬底上方，所述第二管芯包括电子电路； 第三管芯，设置于所述衬底上方，所述第三管芯包括电子电路； 第一互连，用于将所述第一管芯耦合到所述衬底； 第二互连，用于将所述第二管芯耦合到所述第一管芯；以及 第三互连，用于将所述第三管芯耦合到所述第一管芯。12....

【专利技术属性】
技术研发人员：N·沃德拉哈利，J·M·隆，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：