一种ESD电路保护结构制造技术

本发明专利技术公开了一种ESD电路保护结构，包括：ESD信号判断电路，其端口一接电源，端口二接信号选择电路，端口三接IO端，能检测判断IO端是否有ESD事件发生，并输出判断信号至所述信号选择电路；信号选择电路，其端口一、端口二分别连接所述ESD信号判断电路的端口二和内部电路的控制信号，其端口三输出信号至驱动NMOS的栅极；其能对输入信号进行选择，当判断IO端有ESD事件发生，其输出信号为低电平；当判断IO端无ESD事件发生，其输出信号为内部电路的控制信号；驱动NMOS，其漏极接IO端，其源极接地；ESD?NMOS，其栅极通过一电阻接地，其漏极接IO端，其源极接地。本发明专利技术的ESD保护结构能解决现有IO?ESD保护电路在驱动NMOS导通态下无法有效保护电路的问题。

【技术实现步骤摘要】

本专利技术涉及集成电路制造领域，特别是涉及ー种ESD电路保护结构。
技术介绍
静电是一种客观的自然现象，产生的方式多种，如接触、摩擦、电器间感应等。静电的特点是长时间积聚、高电压、低电量、小电流和作用时间短的特点。静电在多个领域造成严重危害。摩擦起电和人体静电是电子エ业中的两大危害，常常造成电子电器产品运行不稳定，甚至损坏。ESD是20世纪中期以来形成的以研究静电的产生、危害及静电防护等的学科，国际上习惯将用于静电防护的器材统称为ESD。目前，常用作IO保护的ESD保护电路如图1所示。作为驱动管的NMOS的gate—般直接连接至内部电路，其电位由内部电路控制。通常会要求驱动NM0S(N_Driver)触发电压高于ESD NMOS的开启电压，以便ESD来临时可通过ESD Pathl泄放。但由于驱动NMOS的栅极电位A由内部电路控制，在ESD电流来临时有可能处于高电位，此时可能导致驱动NMOS的触发电压低于ESD NMOS的开启电压时，保护电路则无法起到ESD保护效果，最终驱动NMOS先于ESD NMOS损毁。
技术实现思路
本专利技术要解决的技术问题是现有IO ESD保护电路在驱动NMO本文档来自技高网...

【技术保护点】
一种ESD电路保护结构，其特征是，包括：ESD信号判断电路，其端口一接电源，端口二接信号选择电路，端口三接IO端，能检测判断IO端是否有ESD事件发生，并输出判断信号至所述信号选择电路；信号选择电路，其端口一、端口二分别连接所述ESD信号判断电路的端口二和内部电路的控制信号，其端口三输出信号至驱动NMOS的栅极；其能对输入信号进行选择，当判断IO端有ESD事件发生，其输出信号为低电平；当判断IO端无ESD事件发生，其输出信号为内部电路的控制信号；驱动NMOS，其漏极接IO端，其源极接地；ESD?NMOS，其栅极通过一电阻接地，其漏极接IO端，其源极接地。

【技术特征摘要】
1.一种ESD电路保护结构，其特征是，包括 ESD信号判断电路，其端口一接电源，端口二接信号选择电路，端口三接IO端，能检测判断IO端是否有ESD事件发生，并输出判断信号至所述信号选择电路； 信号选择电路，其端口一、端口二分别连接所述ESD信号判断电路的端口二和内部电路的控制信号，其端口三输出信号至驱动NMOS的栅极；其能对输入信号进行选择，当判断IO端有ESD事件发生，其输出信号为低电平；当判断IO端无ESD事件发生，其输出信号为内部电路的控制信号； 驱动NMOS，其漏极接IO端，其源极接地； ESD NM0S，其栅极通过一电阻接地，其漏极接IO端，其源极接地。2.如权利要求1所述的ESD电路...

【专利技术属性】
技术研发人员：邓樟鹏，苏庆，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：