多重RC触发电源钳位ESD保护电路制造技术

本发明专利技术涉及集成电路芯片静电放电保护技术领域，具体涉及一种多重RC触发电源钳位ESD保护电路。该电路通过ESD冲击探测单元探测静电脉冲的接入并发送响应信号至泄放晶体管开启通路，泄放晶体管将冲击带来的静电电荷释放后由泄放晶体管关断通路关断，并保证正常上电时漏电很小；进一步的，利用CR结构代替RC+反相器结构作为ESD冲击探测单元，简化了电路结构，也在一定程度上延长了泄放晶体管开启时间；更进一步的，通过对泄放晶体管关断通路的无源电容使用电流镜单元，更有效的延长了泄放晶体管的开启时间；因此，本发明专利技术能够在合理的版图面积下有效的延长泄放晶体管在ESD冲击下的开启时间，并保证保护电路正常上电时漏电很小。

【技术实现步骤摘要】

本专利技术涉及集成电路芯片静电放电(ESD, Electronic StaticDischarge)保护
，具体涉及一种多重RC触发电源钳位ESD保护电路。
技术介绍
集成电路芯片的静电防护设计是保证芯片能够正常工作的必备条件之一，芯片若是没有一套有效的防静电冲击机制，那么，在其能够发挥效用之前就很有可能因静电击穿而失效。芯片在生产、运输、测试以及使用过程中，要面临很多来自机械设备、人体或者是其它电子设备带来的静电冲击，因此,静电冲击本身也有不同的发生机理和模式。总体来看，静电冲击具有时间短、形成的瞬时电压和电流大等特点，对芯片内部的逻辑电路具有很强的潜在杀伤力。所以，芯片设计者需要为芯片设计一个有效的防静电冲击机制，在ESD冲击发生时，能够把冲击带来的静电电荷泄放掉，保证内部功能电路的正常工作。集成电路芯片的ESD保护研究涉及的范围广，需要考虑的因素众多。具体来看，可以从器件级别来优化冲击泄放器件在冲击来临时的泄放能力；可以从电路级别来设计一个有效的触发机制，让冲击泄放器件在冲击来临时及时打开，在正常上电时保持关断；还可以从电路版图级别来解决冲击泄放器件面临冲击时不同单元开本文档来自技高网...

【技术保护点】
一种多重RC触发电源钳位ESD保护电路，其特征在于，包括ESD冲击探测单元以及分别与其连接的泄放晶体管开启通路和泄放晶体管关断通路，所述泄放晶体管开启通路以及泄放晶体管关断通路分别与泄放晶体管连接；所述ESD冲击探测单元，用于探测是否有静电脉冲接入该电路；若有，则发送响应信号至所述泄放晶体管开启通路；所述泄放晶体管开启通路，用于根据所述响应信号开启泄放晶体管；所述泄放晶体管关断通路，用于在ESD冲击下，为泄放晶体管提供足够的开启时间，然后关断泄放晶体管；所述泄放晶体管，用于泄放所述静电脉冲带来的静电电荷。

【技术特征摘要】

【专利技术属性】
技术研发人员：王源，陆光易，曹健，刘琦，贾嵩，张兴，
申请(专利权)人：北京大学，
类型：发明
国别省市：