动态静电放电钳位电路制造技术

本发明专利技术公开了一种动态ESD钳位电路，包括：一个VCC电压电源8；一个VSS接地电源9；一个用于ESD检测的栅极耦合晶体管3；连接在VCC电压电源8和栅极耦合晶体管3的栅极之间的耦合电容器1；连接在栅极耦合晶体管3和VSS接地电源9的栅极之间的一系列电阻2；钳位晶体管7，为多叉指结构，连接在VCC电压电源8和VSS接地电源9之间；反相器4，连接在栅极耦合晶体管3的漏极和钳位晶体管7的栅极之间，在ESD事件发生时，触发钳位晶体管7的栅极与漏极端子耦合；反馈晶体管5，连接在钳位晶体管7的栅极与栅极耦合晶体管3的漏极之间；连接在钳位晶体管7的栅极和VSS接地电源9的栅极之间的电阻6。

【技术实现步骤摘要】

本专利技术涉及半导体技术静电防护领域，具体而言，涉及一种动态静电放电钳位电路。
技术介绍
随着半导体制造业工艺的快速发展，超薄栅氧化层和薄电介质的器件增多，静电放电(Electro-Static Discharge,ESD)逐渐成为芯片故障的主要因素。因此，对于亚微米及以下器件电路结构的模块，芯片内部ESD 二级保护电路是不可或缺的。对于较大的模拟电路模块，由于电源域间大量的缓冲晶体管具有分担ESD电流的能力，相对于每一个晶体管而言所承受的ESD电流会降低，一般不会造成严重的损害。但是对于小电源模块，自身没有大量的晶体管来分散ESD电流，故很容易造成损害，这种模块完全依赖内部的ESD保护电路去吸收ESD电流，即使ESD的余留下的尾波都有可能对这个模块中的微小模块造成严重的损伤。现有的内部ESD保护电路由于时间参数不够难以做到充分保护，增加ESD电流吸收时间参数将是很重要的改进。在相关技术中，ESD保护电路钳位在电源和地之间。它保护半导体芯片中的核心电路。ESD保护电路是用于驱动一个N沟道钳位晶体管的栅极的动态电路。当其栅极被ESD事件期间驱动到高位时钳位晶体管将电流从电源分流到地。分压器产生驱动第一反相器的感应电压。检测电压通常比第一反相器的开关阈值低得多。当ESD电压到达尖峰时，检测电压上升，高于开关阈值，切换所述第一反相器的输出。一串反相器被第一反相器驱动，而最后一个反相器驱动钳位晶体管的栅极。当钳位晶体管开启时，一个延伸的η沟道晶体管驱动该最后一个反相器输入到低位，从而延长放电时间。一个滞后P沟道晶体管驱动第一反相器的输出为高电平，延迟钳位晶体管的导通。从而增加触发保护电路所需的电压。在目前的电接地的ESD钳位电路中，通过R-C(电阻-电容)电路来检测ESD事件，通过调大节R-C参数可以优化导通时间参数，因此，如果要增加时间常数则需要增加电阻和电容的参数，从而增加了电路的面积,而且过大的电阻和电容参数也会导致电路工作上电时的电源到地的ESD钳位电路产生大峰值的电流泄漏；另外,相关技术的ESD钳位电路结构存在局限性，导致性能很难提高。
技术实现思路
针对相关技术中的上述问题，本专利技术提供了一种动态ESD钳位电路，以至少解决上述问题。根据本专利技术，提供了一种动态静电放电(ESD)钳位电路，包括:一个VCC电压电源8 ;—个VSS接地电源9 ;一个用于ESD检测的栅极耦合晶体管3 ;连接在VCC电压电源8和栅极耦合晶体管3的栅极之间的耦合电容器I ;连接在栅极耦合晶体管3和VSS接地电源9的栅极之间的一系列电阻2 ;钳位晶体管7，为多叉指结构，连接在VCC电压电源8和VSS接地电源9之间，用于在栅极电压的控制下导通与VSS接地电源9之间的通路以泄放ESD电流；反相器4，连接在栅极耦合晶体管3的漏极和钳位晶体管7的栅极之间，在ESD事件发生时，触发钳位晶体管7的栅极与漏极端子耦合；反馈晶体管5，连接在钳位晶体管7的栅极与栅极耦合晶体管3的漏极之间，在VCC电压电源8开启时导通VCC电压电源8到反相器4的输入极之间的电路连接；连接在钳位晶体管7的栅极和VSS接地电源9的栅极之间的电阻6。通过本专利技术，采用比RC检测电路更为简单和敏感的栅极耦合晶体管来检测ESD事件，通过栅极耦合可以均匀地导通电路，并且，能够快速地响应，从而可以在超薄栅氧化层和薄电介质应用的微型设备上实现更好的ESD保护。【附图说明】此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中:图1示出了根据本专利技术实施例的动态ESD钳位电路的电路图；图2示出了本专利技术实施例中电源上电时的动态VCC-TO-VSS ESD钳位电路的波形图；图3示出了相关技术中的动态VCC-TO-VSS ESD钳位电路的电路图；图4示出了 ESD事件期间图1所示的电路、图3所示的电路以及将图3的电路中的电阻11的电阻值扩大8倍的电路的漏电模拟图。【具体实施方式】下文中将参考附图并结合实施例来详细说明本专利技术。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。图1示出了根据本专利技术实施例的动态ESD钳位电路的电路图，如图1所示，本实施例中的动态ESD钳位电路包括:一个VCC电压电源8 ;—个VSS接地电源9 ;一个用于ESD检测的栅极耦合晶体管3 ;连接在VCC电压电源8和栅极耦合晶体管3的栅极之间的耦合电容器I ;连接在栅极耦合晶体管3和VSS接地电源9的栅极之间的一系列电阻2 ;钳位晶体管7，为多叉指结构，连接在VCC电压电源8和VSS接地电源9之间，用于在栅极电压的控制下导通与VSS接地电源9之间的通路以泄放ESD电流；反相器4，连接在栅极耦合晶体管3的漏极和钳位晶体管7的栅极之间，在ESD事件发生时，触发钳位晶体管7的栅极与漏极端子耦合；反馈晶体管5，连接在钳位晶体管7的栅极与栅极耦合晶体管3的漏极之间，在VCC电压电源8开启时导通VCC电压电源8到反相器4的输入极之间的电路连接；连接在钳位晶体管7的栅极和VSS接地电源9的栅极之间的电阻6。在本实施例中，钳位晶体管7可以为一个大的多个手指η沟道晶体管，用于将ESD电流从VCC电压电源8分流到VSS接地电源9。钳位晶体管7将VCC电压控制在超薄栅氧化层击穿电压之下，从而保护核心电路10不被静电放电所破坏。在本实施例中，钳位晶体管7的栅极由反相器4驱动，栅极触发使η沟道晶体管比之栅极接地晶体管会更快地导通，因为，栅极接地晶体管的导通取决于漏极-衬底结的击穿。当钳位晶体管7的栅极节点S2被反相器4驱动为高电平时，在η沟道晶体管将电流从VCC电压电源传导至VSS接地。当钳位晶体管7的栅极节点S2被反相器4拉低，η沟道晶体管里的电流消失。节点S2的导通控制可以使钳位晶体管7均匀和充分地分流ESD电流，并且，在本实施例中，节点S2的关断控制更敏感以抗电噪声。评估ESD钳位电路的设计是否合理的重要要素是:首先ESD钳位电路对其他功能电路影响不大，在正常工作条件下大的ESD保护器件无严重电流泄漏；其次ESD钳位电路能够均匀和充分的ESD放电。因此，本实施例中的ESD钳位电路可以很好的满足对ESD钳位电路的需求。在本实施例中，反馈晶体管5可以是栅极由S2控制的一个P沟道晶体管，一旦栅极节点S2的电压(Vg)与VCC电压电源之间的电压差达到开启电压(Vth)时，反馈晶体管5导通，从而拉高节点SI。在正常工作条件下，节点SI为高位而栅极节点S2由反相器4驱动到低电平，迅速关闭钳位晶体管7。在ESD事件下，VCC电压电源在纳秒时间内迅速上升，在栅极耦合晶体管3检测到ESD事件后触发导通，与反馈晶体管5形成竞争关系，迅速触发节点SI为低电平，反相器4的输出变化为高电平VCC作用到栅极节点S2上，反馈晶体管5的反馈结果被反相器4限制和关闭，从而使得钳位晶体管7通道传导ESD放电到VSS接地电源9。在电源开启的条件下，假设VCC电压电源8在微秒或毫秒的上升，反相器4中的NMOS导通，PMOS截止，从而拉低节点S2上的电位，反馈晶体管5有效的导通，正向促进反相器的NMOS导通，驱动反相器4的输出栅极节点SI为高电平。本文档来自技高网...

【技术保护点】
一种动态静电放电ESD钳位电路，包括：一个VCC电压电源(8)；一个VSS接地电源(9)；一个用于ESD检测的栅极耦合晶体管(3)；连接在所述VCC电压电源(8)和所述栅极耦合晶体管(3)的栅极之间的耦合电容器(1)；连接在所述栅极耦合晶体管(3)和所述VSS接地电源(9)的栅极之间的一系列电阻(2)；钳位晶体管(7)，为多叉指结构，连接在所述VCC电压电源(8)和所述VSS接地电源(9)之间，用于在栅极电压的控制下导通与所述VSS接地电源(9)之间的通路以泄放ESD电流；反相器(4)，连接在所述栅极耦合晶体管(3)的漏极和所述钳位晶体管(7)的栅极之间，在ESD事件发生时，触发所述钳位晶体管(7)的栅极与漏极端子耦合；反馈晶体管(5)，连接在所述钳位晶体管(7)的栅极与所述栅极耦合晶体管(3)的漏极之间，在所述VCC电压电源(8)开启时导通所述VCC电压电源(8)到所述反相器(4)的输入极之间的电路连接；连接在所述钳位晶体管(7)的栅极和所述VSS接地电源(9)的栅极之间的电阻(6)。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈光，程惠娟，李宏伟，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31