本发明专利技术提供一种用于制造包括高可靠性晶粒底填充的集成电路系统的方法，该方法用于制造集成电路系统，其包括在半导体衬底中和上制造多个集成电路。附接间隔开来的焊料凸点到多个集成电路，焊料凸点电接触集成电路的组件。提供切块胶带，于其上具有底填充材料层，并层压半导体衬底到切块胶带，其中底填充材料层填补焊料凸点间的空间。切块半导体衬底和底填充材料层以单切多个集成电路的个别集成电路，并附接多个集成电路的个别集成电路之一到如另一个集成电路芯片或印刷电路板的第二衬底。
【技术实现步骤摘要】
本专利技术一般涉及用于制造集成电路系统的方法，尤其涉及用于制造具有高可靠性底填充(under-fill)的集成电路系统的方法。
技术介绍
集成电路系统往往包括以堆迭关系附接到其它集成电路(1C)、插板或印刷电路板的集成电路(1C)。IC系统可以包括，例如，互连的微处理器电路、存储器电路、模拟电路、等等，以利用个别电路的独特属性。通过垂直堆迭系统组件，可以最小化系统的大小或覆盖面积(footprint)。集成电路系统包括至少一个IC晶粒(die),其通过回流焊料凸点(solder bump)而粘合到另一个衬底，以同时提供晶粒与衬底间的物理附接和晶粒与衬底上的金属垫间的 电接触。晶粒与衬底间的空间必须以底填充材料填充以保护IC的表面并隔绝污染物。在先进的技术中，因为所涉及的复杂拓扑(topology)、焊料凸点间的精细间距、和连接的结构间的窄缝的缘故，很难妥善填充晶粒和衬底间的空间。因此，希望提供用于制造包括可靠底填充工艺的集成电路系统的方法。此外，希望提供用于制造IC系统的方法，该系统与临时粘合/脱粘、晶片级底填充、和IC芯片切块(dicing)和单切(singulation)兼容。此外，自随后的详细说明和所附的权利要求书，结合附图、上述
和
技术介绍
，本专利技术的其它可取的特点和特征将变得明显。
技术实现思路
提供一种用于制造集成电路系统的方法。根据一个实施例，所述方法包括在半导体衬底中和上制造多个集成电路。附接间隔开来的焊料凸点到所述多个集成电路，所述焊料凸点电接触所述集成电路的组件。提供切块胶带(dicing tape),于其上具有底填充材料层，并层压(laminate)所述半导体衬底到所述切块胶带，其中，所述底填充材料层填补所述焊料凸点间的空间。切块所述半导体衬底和所述底填充材料层以单切所述多个集成电路的个别集成电路，并附接所述多个集成电路的所述个别集成电路之一到如另一个集成电路芯片或印刷电路板的第二衬底。根据另一个实施例，所述方法包括在半导体衬底中和上制造集成电路。制造集成电路包括蚀刻通孔开口(via opening)到所述半导体衬底的前表面中并以导电材料填充所述通孔开口来形成穿过衬底通孔(through substrate vias, TSV)。粘合所述半导体衬底的所述前表面到载体晶片，并抛光所述半导体衬底的背侧以暴露出所述导电材料的一部分。在与所述导电材料电接触的所述背侧上形成多个焊料凸点。提供切块胶带，于其上具有底填充材料层，且层压所述半导体衬底的所述背侧到所述切块胶带。自所述载体晶片脱粘所述半导体衬底，并将所述半导体衬底和所述底填充材料层切块成个别的集成电路芯片。接着在第二衬底上组装(assemble)所述个别的集成电路芯片和底填充材料。根据又另一个实施例，所述方法包括在半导体衬底中和上制造多个集成电路，所述集成电路的每一个集成电路包括自前表面朝背表面延伸的多个金属填充通孔和在所述前表面上的多个焊料凸点，每一个与所述多个金属填充通孔之一电接触。粘合所述前表面到载体晶片，并抛光所述背表面以薄化所述半导体衬底并暴露出所述多个金属填充通孔的一部分。在与所述多个金属填充通孔的暴露部分电接触的所述背表面上形成重新分布层(redistribution layer, RDL),并形成与所述重新分布层电接触的多个背侧焊料凸点。提供切块胶带，于其上具有底填充材料层，并层压所述半导体衬底的所述背表面到所述切块胶带，所述底填充材料填补在背侧焊料凸点间的空间。去除所述载体晶片并切块所述半导体衬底和所述底填充材料层以将所述衬底分成多个个别的集成电路。附接所述多个个别的集成电路之一到第二衬底并加热以导致所述多个背侧焊料凸点流动并粘接到所述第二衬底上的金属垫。附图说明此后将结合附图说明本专利技术，其中相似参考号码是相似的组件，且其中图1-图10为根据各种实施例概略绘示用于制造集成电路系统的方法步骤的简化 截面图；以及图11-图12为根据替代实施例概略绘示用于制造集成电路系统的方法步骤的简化截面图。具体实施例方式下面的详细描述本质上仅仅是示范，且并无意限制本专利技术或本专利技术的应用和用途。此外，本专利技术必无意受限于在上述
、
技术介绍
、
技术实现思路
或以下的详细说明中所提出的任何明确或隐含的理论。图1-图10为根据各种实施例概略绘示用于制造集成电路系统的方法步骤的简化截面图。作为本文所用，“集成电路系统”是指粘合到衬底的至少一个集成电路(IC)芯片或晶粒，该衬底可以是另一个芯片、插层或印刷电路板。虽然没有说明，IC系统可以包括多个IC芯片，也许是不同类型的，如微处理器、存储器、模拟或类似，其堆积在一起而形成三维系统。IC和IC系统的制造中的各个步骤都是本领域中的技术人员所熟知，所以为了简洁，将仅在本文简要地提及许多传统的步骤，或将完全省略而不提供众所周知的工艺细节。如图1所示，根据一个实施的方法开始于在半导体衬底50中和上制造多个集成电路。在此简化截面图中，由单虚线区52简单表示多个集成电路。如众所周知，集成电路一般是长方形的形式且以规律的阵列设置在半导体衬底上，由切割格(scribe grid)将每个IC与下一个分离。作为用于制造IC芯片堆迭阵列的方法的一部分，蚀刻多个间隔开来的通孔开口 54到半导体衬底的前表面56中。通孔开口可以有，例如，30-100微米(iim)的深度。以如铜的导电材料58填充通孔开口。填充金属或其它导电材料的通孔开口会形成穿过衬底通孔(TSV)，其提供用于互连多个芯片和相关衬底的有效手段。可在IC制造中的不同时期形成填充通孔，但在沉积和图案化第一层金属后形成最方便。虽然没有说明，IC制造以正常的方式继续多层金属、层间介质和之类的形成。多个间隔开来的焊料凸点60是附接到IC的前表面，其至少一些是与填充通孔中的导电材料电接触并与IC的组件电接触。根据一个实施例，如图2所示该方法接着粘合半导体衬底的前表面到载体晶片62。半导体衬底50和载体晶片62通过粘胶层(adhesive layer) 64粘合在一起。载体晶片作为当抛光(例如通过化学机械抛光(Chemical Mechanical Polishing,CMP))半导体衬底的背表面66到如图3所示的薄化衬底时的支撑。在抛光期间，去除由虚线68所示的半导体衬底50的部分来暴露出在通孔开口 54中的导电材料58的一部分，从而完成了 TSV的形成。本领域中的技术人员将会认知到薄化的半导体衬底将仅有50-75微米(ym)的厚度，与通孔开口的深度一致，且正是因为此薄度而需使用到载体晶片62。根据一个实施例，继续半导体衬底50的现已薄化的背表面的处理，如图4所示。清洗背表面66，且虽然没有在这个横断面图中显示，如果对正在实施的IC系统来说有必要的话，可以施加金属化重新分布层(RDL)于该表面。RDL,如果使用的话，电接触TSV的至少一些。间隔开来的背侧焊料凸点72是附接到衬底的背表面而与RDL和/或TSV电接触。如图5所示，提供切块胶带74，最好是拉伸于切块带架76上方。如众所周知，切块胶带典型是高分子材料，其用于在将半导体衬底分成个别的IC芯片或晶粒的切块操作期间和之后将半导体衬底的块保持在一起。施加一底填充材料层78到切块胶带的表面。与目前披露的方法相比之下本文档来自技高网...
【技术保护点】
一种制造集成电路系统的方法，包含：在半导体衬底中和上制造多个集成电路；附接间隔开来的焊料凸点到所述多个集成电路，所述焊料凸点电接触所述集成电路的组件；提供切块胶带，于其上具有底填充材料层；层压所述半导体衬底到所述切块胶带，其中，所述底填充材料层填补所述焊料凸点间的空间；切块所述半导体衬底和所述底填充材料层以单切所述多个集成电路的个别集成电路；以及附接所述多个集成电路的所述个别集成电路之一到第二衬底。
【技术特征摘要】
2011.09.23 US 13/243,6051.一种制造集成电路系统的方法，包含 在半导体衬底中和上制造多个集成电路； 附接间隔开来的焊料凸点到所述多个集成电路，所述焊料凸点电接触所述集成电路的组件； 提供切块胶带，于其上具有底填充材料层； 层压所述半导体衬底到所述切块胶带，其中，所述底填充材料层填补所述焊料凸点间的空间； 切块所述半导体衬底和所述底填充材料层以单切所述多个集成电路的个别集成电路；以及 附接所述多个集成电路的所述个别集成电路之一到第二衬底。2.根据权利要求1所述的方法，其中，提供切块胶带包含提供切块胶带，于其上具有底填充材料层，所述底填充材料层具有等于或大于所述间隔开来的焊料凸点的高度的厚度。3.根据权利要求1所述的方法，其中，提供切块胶带包含提供具有在所述底填充材料层下方的紫外线释放层的切块胶带。4.根据权利要求3所述的方法，其中，在切块所述半导体衬底和所述底填充材料层后，暴露所述切块胶带到紫外线辐射而使所述底填充材料自所述切块胶带释放。5.根据权利要求1所述的方法，进一步包含，在附接所述多个集成电路的所述个别集成电路之一到第二衬底后，加热所述多个集成电路的所述一集成电路来固化所述底填充材料。6.根据权利要求1所述的方法，其中，附接所述多个集成电路的所述个别集成电路之一到第二衬底包含附接所述个别集成电路之一到第二集成电路芯片以形成三维集成电路系统。7.根据权利要求1所述的方法，其中，所述间隔开来的焊料凸点是位在所述半导体衬底的背表面上且其中，制造多个集成电路进一步包含形成延伸穿过所述半导体衬底并电耦合到所述间隔开来的焊料凸点的穿过衬底通孔。8.根据权利要求7所述的方法，其中，制造多个集成电路进一步包含 暂时粘合所述半导体衬底到载体晶片；以及 在附接所述间隔开来的焊料凸点前，薄化所述半导体衬底。9.根据权利要求8所述的方法，进一步包含在层压所述半导体衬底到所述切块胶带后，自所述载体晶片脱粘所述半导体衬底。10.一种用于制造集成电路系统的方法，包含 在半导体衬底中和上制造集成电路，包括蚀刻通孔开口到所述半导体衬底的前表面中并以导电材料填充所述通孔开口来形成穿过衬底通孔； 粘合所述半导体衬底的所述前表面到载体晶片； 抛光所述半导体衬底的背侧以暴露出所述导电材料的一部分； 在与所述导电材料电接触的所述背侧上形成多个焊料凸点； 提供切块胶带，于其上具有底填充材料层； 层压所述半导体衬底的所述背侧到所述切块胶带； 自所述载体晶片脱粘所述半导体衬底；将所述半导体衬底和所述底填充材料层切块成个别的集成电路芯片；以及 在第二衬底上组装所述个别的集成电路芯片和底填充材料。11.根据权...
【专利技术属性】
技术研发人员：任明镇，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。