【技术实现步骤摘要】
【国外来华专利技术】
本专利技术公开的实施例涉及集成电路存储器器件，尤其涉及一种没有编程干扰并且具有N/P/N结构以适应非常小面积的三晶体管非易失性存储器(NVM)单元。
技术介绍
Poplevine等人于2007年I月16日授权的美国专利No. 7，164，606B1公开了一种全PMOS四晶体管非易失性存储器(NVM)单元,该NVM单元利用反向Fowler-Nordheim隧穿进行编程。美国专利No. 7，164，606通过引用整体结合于此，以提供关于本专利技术的背景信 肩、O参考图1，如美国专利No. 7，164，606所公开的，NVM阵列包含具有共同连接的浮栅的全PMOS四晶体管NVM单元，根据对该NVM阵列进行编程的方法，对于该阵列中待编程的每一单元,该单元的所有电极被接地。然后，将禁止电压Vn施加到该单元的读取晶体管P1^的连接管体的源极区1、该单元的擦除晶体管P6的共同连接的漏极区、管体区、源极区以及读取晶体管匕的漏极区W。该单元的编程晶体管源极区Vp和漏极区Dp被接地。编程晶体管Pw的管体Vnw是可选的；其可以被接地或其可保持在禁止电压VN。对于该NVM阵列中未被选择进...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2010.07.16 US 12/837,8351.一种非易失性存储器(NVM)单元结构，其包括 NMOS控制晶体管，其具有共同连接以接收控制电压的源极电极、漏极电极和管体区电极，并且具有连接到数据存储节点的栅极电极； PMOS擦除晶体管，其具有共同连接以接收擦除电压的源极电极、漏极电极和管体区电极，并且具有连接到所述数据存储节点的栅极电极；以及 NMOS数据晶体管，其具有源极电极、漏极电极和管体区电极，并且具有连接到所述数据存储节点的栅极电极。2.一种对非易失性存储器(NVM)单元进行编程的方法，所述NVM单元包括NM0S控制晶体管，其具有共同连接以接收控制电压的源极电极、漏极电极和管体区电极，并且具有连接到所述数据存储节点的栅极电极；PMOS擦除晶体管，其具有共同连接以接收擦除电压的源极电极、漏极电极和管体区电极，并且具有连接到所述数据存储节点的栅极电极；以及NMOS数据晶体管，其具有源极电极、漏极电极和管体区电极，并且具有连接到所述数据存储节点的栅极电极，NVM单元编程方法包括将所述控制电压和所述擦除电压从OV分别斜升到预定最大控制电压Vanax和预定最大擦除电压Vraiax，同时设置所述NMOS数据晶体管的源极电压和漏极电压为OV。3.根据权利要求2所述的方法，还包括 设置所有电极为OV ； 设置所述数据晶体管的所述源极电极为OV并且设置所述数据晶体管的所述漏极电极为悬浮，或者设置所述数据晶体管的所述漏极电极为OV并且设置所述数据晶体管的所述源极电极为悬浮，或者设置两个电极均为0V，设置所述数据晶体管的所述管体区为0V，然后将所述控制电压从OV斜升到所述预定最大控制电压Vemax,并且将所述擦除电压从OV斜升到所述预定最大擦除电压Vanax，并且将这些电压保持预定编程时间Tpms，然后将所述控制电压从V。.斜降到OV并且将所述擦除电压从Vraiax斜降到0V。4.根据权利要求3所述的方法，其中所述预定的最大控制电压Vanax和所述预定的最大擦除电压Vemax两者都大约为10V，并且所述预定编程时间Tpms大约为20-50毫秒。5.根据权利要求3所述的方法，其中所述预定最大控制电压Vanax和所述预定最大擦除电压Vemax都大约为16V，并且所述预定编程时间Tprog大约为20-50毫秒。6.一种对非易失性存储器(NVM)单元阵列进行编程的方法，所述NVM单元阵列包括多行NVM单元，所述阵列中的每个所述NVM单元包括NM0S控制晶体管，其具有共同连接以接收控制电压的源极电极、漏极电极和管体区电极，并且具有连接到所述数据...
【专利技术属性】
技术研发人员：P·珀普立文，E·胡，U·可汗，A·J·富兰克林，
申请(专利权)人：美国国家半导体公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。