一种非易失性存储器（NVM）单元结构，其包括：NMOS控制晶体管，其具有共同连接以接收控制电压的源极电极、漏极电极和管体区电极以及连接到数据存储节点的栅极电极；PMOS擦除晶体管，其具有共同连接以接收擦除电压的源极电极、漏极电极和管体区电极以及连接到数据存储节点的栅极电极；以及NMOS数据晶体管，其具有源极电极、漏极电极和管体区电极以及连接到数据存储节点的栅极电极。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术公开的实施例涉及集成电路存储器器件，尤其涉及一种没有编程干扰并且具有N/P/N结构以适应非常小面积的三晶体管非易失性存储器(NVM)单元。
技术介绍
Poplevine等人于2007年I月16日授权的美国专利No. 7，164，606B1公开了一种全PMOS四晶体管非易失性存储器(NVM)单元,该NVM单元利用反向Fowler-Nordheim隧穿进行编程。美国专利No. 7，164，606通过引用整体结合于此，以提供关于本专利技术的背景信 肩、O参考图1，如美国专利No. 7，164，606所公开的，NVM阵列包含具有共同连接的浮栅的全PMOS四晶体管NVM单元，根据对该NVM阵列进行编程的方法，对于该阵列中待编程的每一单元,该单元的所有电极被接地。然后，将禁止电压Vn施加到该单元的读取晶体管P1^的连接管体的源极区1、该单元的擦除晶体管P6的共同连接的漏极区、管体区、源极区以及读取晶体管匕的漏极区W。该单元的编程晶体管源极区Vp和漏极区Dp被接地。编程晶体管Pw的管体Vnw是可选的；其可以被接地或其可保持在禁止电压VN。对于该NVM阵列中未被选择进行编程的所有单元，将禁止电压Vn施加到\、Ve和&电极，且还将禁止电压Vn施加到Vp、Dp和Vnw电极。然后，该单元的控制晶体管P。的控制栅极电压V。在编程时间Tpms内从OV扫描到最大编程电压V ax。然后，控制栅极电压V。从最大编程电压Vanax斜降到0V。然后，该单元的所有电极和禁止电压被返回至地。在上述编程顺序期间，未编程的NVM单元的读取晶体管匕以及编程晶体管Pw的漏极区和源极区被设置为固定的禁止电压Vn，同时V6电极被设置为电压Vn并且V。电极被从OV斜升到Vemax。因此，负电荷仍然陷于未编程的NVM单元的浮栅，即使该量小于陷于已编程单元的浮栅的负电荷。这将未编程单元的浮栅的电平设置为比已编程单元的浮栅的电平高约VN。这意味着已编程单元的浮栅与未编程单元的浮栅之间的最大可能电平差是VN。在此条件下的未编程单元被称为受扰单元。因此，‘606专利所公开的全PMOS四晶体管NVM单元编程技术提供了低电流消耗和简单编程顺序两个优点，其中低电流消耗提供在无需高电流电源的情况下同时对大量单元进行编程的能力，尽管如此，非常期望具有一种可用NVM单元，其维持低编程电流的益处，但还避免受扰单元条件。
技术实现思路
实施例提供一种非易失性存储器(NVM)单元结构，其包含NM0S控制晶体管，其具有共同连接以接收控制电压的源极电极、漏极电极和管体区电极以及连接到数据存储节点的栅极电极；PMOS擦除晶体管，其具有共同连接以接收擦除电压的源极电极、漏极电极和管体区电极以及连接到数据存储节点的栅极电极；NMOS数据晶体管，其具有源极电极、漏极电极和管体区电极以及连接到数据存储节点的栅极电极。其他实施例提供一种对非易失性存储器(NVM)单元进行编程的方法，该NVM单元包含NM0S控制晶体管，其具有共同连接以接收控制电压的源极电极、漏极电极和管体区电极以及连接到数据存储节点的栅极电极；PMOS擦除晶体管，其具有共同连接以接收擦除电压的源极电极、漏极电极和管体区电极以及连接到数据存储节点的栅极电极；NMOS数据晶体管，其具有源极电极、漏极电极和管体区电极以及连接到数据存储节点的栅极电极，NVM单元编程方法包括将控制电压和擦除电压从OV分别斜升到预定最大控制电压V。.和预定最大擦除电压Vemax,同时设置NMOS数据晶体管的源极电压和漏极电压为0V。其他实施例提供一种对非易失性存储器(NVM)阵列进行编程的方法，该NVM阵列包含多行NVM单元，阵列中的每一个NVM单元包含NM0S控制晶体管，其具有共同连接以接收控制电压的源极电极、漏极电极和管体区电极以及连接到数据存储节点的栅极电极；PMOS擦除晶体管，其具有共同连接以接收擦除电压的源极电极、漏极电极和管体区电极以及连接到数据存储节点的栅极电极；NMOS数据晶体管，其具有源极电极、漏极电极和管体区电极以及连接到数据存储节点的栅极电极，NVM阵列编程方法包括对于阵列中待编程的那些NVM单元，将控制电压和擦除电压从OV分别斜升到预定最大控制电压Vanax和预定最 大擦除电压Vemax,同时设置该单元的NMOS数据晶体管的源极电压和漏极电压为0V。在考虑本专利技术的以下详细描述和附图后，将更加全面地理解和了解本专利技术的各方面的特征和优点，在本专利技术的详细描述和附图中陈述了利用了本专利技术的概念的说明性实施例。附图说明图1是示出全PMOS四晶体管NVM单元的示意图。图2是示出三晶体管NVM单元的实施例的示意图。图3是示出图1的全PMOS四晶体管NVM单元布局的剖面图。图4是示出图2的三晶体管NVM单元布局的实施例的剖面图。图5是示出图2的三晶体管NVM单元布局的替换实施例的剖面图。图6是示出三晶体管NVM单元阵列的实施例的框图。具体实施例方式图2示出三晶体管非易失性存储器(NVM)单元结构200的实施例。该NVM单元结构200包含NMOS控制晶体管Nc^PMOS擦除晶体管Pe以及NMOS数据晶体管Nd，其中NMOS控制晶体管N。具有共同连接以接收控制电压V。的源极电极、漏极电极和管体区电极，以及连接到数据存储节点FG的栅极电极；PM0S擦除晶体管Pe具有共同连接以接收擦除电压Ve的源极电极、漏极电极和管体区电极，以及连接到数据存储节点FG的栅极电极；NM0S数据晶体管Nd具有源极电极、漏极电极和管体区电极，以及连接到数据存储节点FG的栅极电极。因此，图2的实施例将图1中示出的全PMOS四晶体管NVM单元修改为三晶体管NVM单元200。其将控制晶体管从PMOS改变为具有隔离的P阱的NMOS (图4)并且用一个NMOS数据晶体管替换PMOS读取晶体管和PMOS编程晶体管，因此提供了一种NM0S-PM0S-NM0S三晶体管结构，相比于图3示出的通常具有大N阱间隔的全PMOS结构，该NM0S-PM0S-NM0S三晶体管结构具有更紧凑的布局面积。数据晶体管的衬底区可以是如图4中所示的共同P衬底，或者可以是如图5中所示的隔离的P阱。在图3、图4和图5中的每一个中，在垂直虚线之间的区域表示一个NVM单元。图6示出包含三晶体管NVM单元的NVM单元阵列的实施例。在图6的NVM单元阵列架构中，阵列的行具有分离的I电极和V。电极，以使得能够进行逐行编程的方法。在编程顺序期间，如以下进一步地讨论(参见编程顺序)，待编程的选定行的Ne电极和V。电极从OV分别地斜升到预定最大擦除电压Vanax和预定最大控制电压VMax，同时将BI电极或B2电极或者它们两个设置为0V。针对不被编程(禁止编程)的选定行，Ve电极和Vc电极从OV分别地斜升到预定最大擦除电压Vraiax和预定最大控制电压VMax，同时将BI电极或B2电极或者它们两个设置为禁止电压VN。未选定行的Ve电极和V。电极保持在0V。因此，未选定行中的NVM单元将不会被编程或擦除状态干扰，这与BI电极和B2电极的电压值无关。这消除了 NVM阵列中在BI电极和B2电极上需要传输门晶体管，从而保持阵列的尺寸较小。1_和1_电平被选择为使得在擦除顺序(参见以下擦除条件)和编程顺序之后， 已编程单元的浮栅电压本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2010.07.16 US 12/837,8351.一种非易失性存储器(NVM)单元结构，其包括 NMOS控制晶体管，其具有共同连接以接收控制电压的源极电极、漏极电极和管体区电极，并且具有连接到数据存储节点的栅极电极； PMOS擦除晶体管，其具有共同连接以接收擦除电压的源极电极、漏极电极和管体区电极，并且具有连接到所述数据存储节点的栅极电极；以及 NMOS数据晶体管，其具有源极电极、漏极电极和管体区电极，并且具有连接到所述数据存储节点的栅极电极。2.一种对非易失性存储器(NVM)单元进行编程的方法，所述NVM单元包括NM0S控制晶体管，其具有共同连接以接收控制电压的源极电极、漏极电极和管体区电极，并且具有连接到所述数据存储节点的栅极电极；PMOS擦除晶体管，其具有共同连接以接收擦除电压的源极电极、漏极电极和管体区电极，并且具有连接到所述数据存储节点的栅极电极；以及NMOS数据晶体管，其具有源极电极、漏极电极和管体区电极，并且具有连接到所述数据存储节点的栅极电极，NVM单元编程方法包括将所述控制电压和所述擦除电压从OV分别斜升到预定最大控制电压Vanax和预定最大擦除电压Vraiax，同时设置所述NMOS数据晶体管的源极电压和漏极电压为OV。3.根据权利要求2所述的方法，还包括 设置所有电极为OV ； 设置所述数据晶体管的所述源极电极为OV并且设置所述数据晶体管的所述漏极电极为悬浮，或者设置所述数据晶体管的所述漏极电极为OV并且设置所述数据晶体管的所述源极电极为悬浮，或者设置两个电极均为0V，设置所述数据晶体管的所述管体区为0V，然后将所述控制电压从OV斜升到所述预定最大控制电压Vemax,并且将所述擦除电压从OV斜升到所述预定最大擦除电压Vanax，并且将这些电压保持预定编程时间Tpms，然后将所述控制电压从V。.斜降到OV并且将所述擦除电压从Vraiax斜降到0V。4.根据权利要求3所述的方法，其中所述预定的最大控制电压Vanax和所述预定的最大擦除电压Vemax两者都大约为10V，并且所述预定编程时间Tpms大约为20-50毫秒。5.根据权利要求3所述的方法，其中所述预定最大控制电压Vanax和所述预定最大擦除电压Vemax都大约为16V，并且所述预定编程时间Tprog大约为20-50毫秒。6.一种对非易失性存储器(NVM)单元阵列进行编程的方法，所述NVM单元阵列包括多行NVM单元，所述阵列中的每个所述NVM单元包括NM0S控制晶体管，其具有共同连接以接收控制电压的源极电极、漏极电极和管体区电极，并且具有连接到所述数据...
【专利技术属性】
技术研发人员：P·珀普立文，E·胡，U·可汗，A·J·富兰克林，
申请(专利权)人：美国国家半导体公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。