用于可编程逻辑设备中绝缘体外延硅晶体管的设备和方法技术

一种可编程逻辑设备（ＰＬＤ），包括 可编程电子电路，用于允许对可编程逻辑设备（ＰＬＤ）的功能进行编程， 其中可编程电子电路包括一组绝缘体硅外延（ＳＯＩ）晶体管。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
相关申请的引用本专利申请对2002年10月10日提交的序列号为No.60/328,171、代理记录号为ALTR007PZ1、题名为“低供电电压下可编程逻辑设备中可编程互联的设备及方法”的美国临时专利申请要求优先权，并将其引为参考。与其它许多电子设备相同，典型的PLD供电电压已经变得越来越低。降低的供电电压经常伴随着较高的工作速度和较低的功率损耗。然而，降低供电电压的趋势容易使传输晶体管(pass transistor)的工作不可靠因而使得整个PLD的工作不可靠。随着供电电压的降低，PLD内晶体管(例如NMOS传输晶体管)传输逻辑1(逻辑高)电平的困难越来越突出。在供电电压足够小的情况下，传输晶体管不能可靠地传输逻辑1电平，这样导致了电路故障。当PLD包含一些晶体管的级联例如将一些传输晶体管串联在一起时，这一问题变得更加尖锐。因此，在PLD中需要即使在相对低的供电电压下也能够可靠传输二进制逻辑电平(即逻辑0和逻辑1电平)的晶体管。在本专利技术的另一个实施例中，根据本专利技术PLD包含包括许多双栅极MOS晶体管的可编程电子电路。可编程电子电路允许对PLD的功能进行编程。特别地，可编程电子电路可包含一个可编程互联、一个传输晶体管、一个查询表电路以及一个多路输入逻辑电路。可编程互联与传输晶体管、查询表电路以及多路输入逻辑电路相连。在第三实施例中，根据本专利技术的PLD包含可编程互联电路、SOI传输晶体管以及一个查询表电路。可编程互联电路在PLD内提供可配置的互联，并包含第一SOI晶体管。SOI传输晶体管和查询表电路都与可编程互联电路相连。查询表电路包含第二SOI晶体管。在根据本专利技术的另一个实施例中，PLD包含可编程互联电路，该电路具有至少一个动态阈值金属氧化物半导体(DTMOS)SOI晶体管。可编程互联电路与PLD内各种电子电路相连。PLD也包含至少一个与可编程互联电路相连的DTMOS传输晶体管。此外，PLD包含至少一个查询表电路，它具有至少一个DTMOS SOI晶体管，并也和可编程互联电路相连。在第五实施例中，根据本专利技术的数据处理系统包含一个PLD。该PLD包含可编程电子电路，它具有许多MOS晶体管。数据处理系统也包含至少一个与该PLD相连的外围设备。所述许多MOS晶体管包含至少一个SOI晶体管。特别地，该PLD可以包含至少一个可编程互联、至少一个传输晶体管、至少一个查询表电路和至少一个多路输入逻辑电路。这些数目分别至少为一个的可编程互联、传输晶体管、查询表电路和多路输入逻辑电路中的每个都包含一个或者多个(a)动态阈值金属氧化物半导体(DTMOS)晶体管，(b)完全耗尽型金属氧化物半导体(FDMOS)晶体管，(c)部分耗尽型金属氧化物半导体(PDMOS)晶体管或者(d)双栅极金属氧化物半导体晶体管，或者是它们的组合。本专利技术的另一方面涉及到使用PLD处理数据的方法。在一个实施例中，该方法包括在PLD所包含的可编程电子电路中接收和处理输入数据。可编程电子电路包含至少一个SOI晶体管。特别地，根据该方法，接收和处理输入数据包括(a)在可编程互联电路中使用至少一个可编程互联；(b)使用与至少为一个的可编程互联电路相连的至少一个传输晶体管；(c)使用与至少为一个的可编程互联相连的至少一个查询表电路；(d)使用与至少为一个的可编程互联相连的至少一个多路输入逻辑电路。这些数目分别至少为一个的可编程互联、传输晶体管、查询表电路、多路输入逻辑电路中的每个都包含一个或者多个(a)动态阈值金属氧化物半导体(DTMOS)晶体管，(b)完全耗尽型金属氧化物半导体(FDMOS)晶体管，(c)部分耗尽型金属氧化物半导体(PDMOS)晶体管或者(d)双栅极金属氧化物半导体晶体管，或者是它们的组合。附图说明图1根据本专利技术的一个实施例显示了PLD的包含可编程互联的一部分。图2根据本专利技术的另一个实施例介绍了PLD的包含可编程互联的一部分。图3根据本专利技术描绘了PLD中使用串联传输设备(series pass device)的一部分的实施例。图4根据本专利技术显示了PLD中使用串联传输设备的一部分的另一实施例。图5根据本专利技术介绍了PLD中集成有查询表电路的一部分的实施例。图6根据本专利技术描绘了PLD中集成有查询表电路的一部分的另一个实施例。图7根据本专利技术显示了在PLD中使用的一个双输入逻辑门的实施例。图8根据本专利技术介绍了在PLD中使用的一个多路输入逻辑门的另一实施例。图9根据本专利技术显示了用于PLD中的SOI晶体管的实施例，其栅极与其主体区域(body region)相连。图10根据本专利技术介绍了用于PLD中的SOI晶体管的另一个实施例。图11根据本专利技术介绍了用于PLD中的双栅极晶体管的实施例。图12根据本专利技术描绘了包含至少一个PLD的数据处理系统的实施例。图13根据本专利技术显示了包含至少一个PLD的数据处理系统的另一个实施例。图14根据本专利技术介绍了包含至少一个PLD的数据处理系统的另一个实施例。图15根据本专利技术描绘了包含至少一个PLD的数据处理系统的又一个实施例。在举例的实施例中，根据本专利技术在PLD各种区域中使用通过SOI和/或双栅极技术制造的MOS晶体管，这些区域包括可编程互联、传输晶体管或者设备、查询表电路以及多路输入电路和门，或者通常在PLD的可编程电子电路中使用这些技术。根据本专利技术即使当PLD在相对较低的供电电压下工作时，PLD中的SOI晶体管也可以可靠地传输逻辑1以及逻辑0电平。根据本专利技术PLD包括可编程或者可配置的电子电路。可编程电子电路至少部分地提供了对PLD全部功能的可编程性。可编程电子电路可以包括可编程互联电路、传输设备或者晶体管、查询表电路、布尔逻辑电路、逻辑门、时序逻辑电路等等，精通这项技术并得益于本专利技术介绍的人可以理解这些。在可编程电子电路内各种部件和电路可以彼此直接或者间接地相连。例如，可编程互联电路可以直接与传输设备或者晶体管相连，或者，作为替代方式，可以通过另一电路或者电路模块(例如多路复用设备)或者一系列这样的电路或电路模块与传输设备或者晶体管相连。可编程互联电路可以包括在PLD内沿着水平方向和垂直方向布置的互联。可编程互联电路将PLD的各部分例如可编程逻辑电路(例如查询表电路、门等)相连(以直接或者间接的方式)用来对PLD的功能进行编程。可编程或者可配置电子电路、可编程逻辑电路以及可编程互联的结构和电路很容易被在本领域拥有普通技术并得益于本专利技术介绍的人所了解。正如所指出的那样，根据本专利技术在PLD中可以使用多种MOS结构。一些例子包括动态阈值MOS(DTMOS)、部分耗尽型MOS(PDMOS)、完全耗尽型MOS(FDMOS)以及双栅极MOS，这些将在下面进行详细地介绍。在附图中与晶体管相邻的符号“SOI”表明可以通过SOI技术来制造该晶体管。在PLD的一些区域中可以使用SOI技术，这些区域包括(a)可编程互联，(b)串联传输晶体管(series pass transistor)，(c)查询表(LUT)电路，以及(d)多路输入逻辑电路(比如多路输入NAND门)，这些将在下面进行详细地介绍。通常，在这些应用之中的每一个都可以按照需要使用下文描述的多种MOS结构(例如双栅极MOS晶体管)中的任何一种。此外，可以使用两种或者更多M本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：约翰·特纳，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：