【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体存储器装置，尤其涉及具有一种结构的半导体存储器装置，在所述结构中，存储器单元阵列和读出放大器(sense amplifier)按平面方式彼此重叠。
技术介绍
用于存储数据的半导体存储器装置可分类为易失性存储器装置和非易失性存储器装置。易失性存储器装置在电力供应停止时损失所存储数据，而非易失性存储器装置即使在电力供应停止时也维持所存储数据。
技术实现思路
技术问题本专利技术提供能够通过减小半导体装置的面积来增大集成度的半导体存储器装置、包含所述半导体存储器装置的存储器卡以及包含所述半导体存储器装置的电子系统。技术解决方案根据本专利技术的一方面，提供一种半导体存储器装置，其包含存储器单元阵列，其包括至少一条字线、至少一条单元位线和至少一个存储器单元，所述至少一个存储器单元设置于所述至少一条字线和所述至少一条单元位线彼此交叉的区域中；至少一个读出放大器，其设置于所述存储器单元阵列上方或下方以按平面方式与所述存储器单元阵列重叠，连接到与所述至少一条单元位线连接的至少一条位线和对应于所述至少一条位线的至少一条互补位线，且读出存储于所述至少一个存储器单元中的...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2010.07.08 KR 10-2010-0066051;2010.12.23 KR 10-2011.一种半导体存储器装置，其包括存储器单元阵列，其包括至少一条字线、至少一条单元位线和至少一个存储器单元，所述至少一个存储器单元设置于所述至少一条字线和所述至少一条单元位线彼此交叉的区域中；至少一个读出放大器，其设置于所述存储器单元阵列上方或下方以按平面方式与所述存储器单元阵列重叠，连接到与所述至少一条单元位线连接的至少一条位线和对应于所述至少一条位线的至少一条互补位线，且读出存储于所述至少一个存储器单元中的数据，其中所述读出放大器包括减压部件，其用于将所述至少一条位线的信号和所述至少一条互补位线的信号当中的具有较低电压电平的信号减压；升压部件，其用于将所述至少一条位线的所述信号和所述至少一条互补位线的所述信号当中的具有较高电压电平的信号升压；以及等化部件，其用于使所述至少一条位线的所述信号和所述至少一条互补位线的所述信号相等。2.根据权利要求1所述的半导体存储器装置，其中，所述至少一条单元位线在第一方向上延伸，且所述至少一条字线、所述至少一条位线和所述至少一条互补位线在垂直于所述第一方向的第二方向上彼此平行地延伸。3.根据权利要求2所述的半导体存储器装置，其中，所述至少一个读出放大器还包括连接到所述互补位线的加载电容器。4.根据权利要求3所述的半导体存储器装置，其中，所述存储器单元阵列还包括至少一条第一读出放大器控制线，所述至少一条第一读出放大器控制线向所述至少一个读出放大器提供多个控制信号且在所述第一方向上延伸。5.根据权利要求4所述的半导体存储器装置，其中，所述存储器单元阵列还包括至少一个额外存储器单元，所述至少一个额外存储器单元设置于所述至少一条第一读出放大器控制线与所述至少一条字线彼此交叉的区域中。6.根据权利要求4所述的半导体存储器装置，其中，所述存储器单元阵列还包括至少一条第二读出放大器控制线，所述至少一条第二读出放大器控制线连接到所述至少一条第一读出放大器控制线且在所述第二方向上延伸。7.根据权利要求2所述的半导体存储器装置，其中，所述存储器单元阵列还包括至少一条互补单元位线，所述至少一条互补单元位线连接到所述至少一条互补位线且在所述第一方向上延伸，且所述至少一条互补单元位线的一个末端浮动。8.根据权利要求7所述的半导体存储器装置，其中，所述存储器单元阵列还包括至少一条第一读出放大器控制线，所述至少一条第一读出放大器控制线向所述至少一个读出放大器提供至少一个控制信号且在所述第一方向上延伸。9.根据权利要求8所述的半导体存储器装置，其中，所述存储器单元阵列还包括至少一个额外存储器单元，所述至少一个额外存储器单元设置于所述至少一条第一读出放大器控制线与所述至少一条字线彼此交叉的区域中。10.根据权利要求8所述的半导体存储器装置，其中，所述存储器单元阵列还包括至少一条第二读出放大器控制线，所述至少一条第二读出放大器控制线连接到所述至少一条第一读出放大器控制线且在所述第二方向上延伸。11.根据权利要求2所述的半导体存储器装置，其中，所述存储器单元阵列还包括至少一条互补单元位线，所述至少一条互补单元位线连接到所述至少一条互补位线且在所述第一方向上延伸，且所述至少一条互补单元位线的一...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。