一种应用于静态随机存储器中的灵敏放大器制造技术

本申请公开了一种应用于静态随机存储器的灵敏放大器，包括锁存型放大电路、脉冲产生子电路、脉冲结束判决子电路，其中该脉冲结束判决电路，通过检测静态随机存储器的全局锁存器的锁存位线上的电压信号，判断该静态存储器的读写操作是否结束，当检测到所述锁存位线上的电压信号为低电平时，输出低电平的脉冲，控制灵敏放大器停止工作，该脉冲产生电路产生的脉冲的脉冲宽度自动适应锁存型放大电路的工作需求，从而提高了灵敏放大器的可靠性。

【技术实现步骤摘要】

本申请涉及静态随机存储器
，特别是涉及一种应用于静态随机存储器中的灵敏放大器。
技术介绍
随机存储器的读写操作是由控制电路和字线驱动器来驱动使能字线，使互补的两条位线上的小幅度的电压差经过灵敏放大器进行放大，达到高电平或低电平的范围。当进行读操作时，灵敏放大器放大后的逻辑电平信号送至全局锁存器中，最后由锁存器锁住读取该逻辑电平信号。灵敏放大器的可靠性影响数据写入或读取的正确性，进而会影响静态随机存储器的优良率。 灵敏放大器，主要包括锁存器型放大电路和脉冲产生电路，当灵敏放大器的使能端为高电平时，两条位线上的电压差传输到锁存型放大电路中，当两条位线上的电压差达到预设值时，静态随机存储器的控制电路使所述放大器的使能端变为低电平，此时脉冲产生电路产生高电平脉冲，隔断位线向锁存型放大电路的输送通路，同时使锁存型放大电路工作，将所述锁存型放大电路接收到的小信号的电压差放大至逻辑电平，写入随机存储单元，或者由全局锁存器锁存读出，直到脉冲产生电路产生低电平时，使灵敏型放大器停止工作，从而结束对静态随机存储器的读写操作。传统的灵敏放大器中的脉冲产生电路由串联连接的反相器构成，产生的高电平脉冲的时间由反相器的延时时间决定，因此，很难准确控制高电平脉冲持续的时间，如果高电平脉冲持续时间过长，将大大降低静态随机存储器的读写速度；如果高电平脉冲持续时间过短，将会造成灵敏放大器不能正确读写。
技术实现思路
为解决上述技术问题，本申请实施例提供一种应用于静态随机存储器的灵敏放大器，以使灵敏型放大器内的脉冲产生电路产生宽度能根据灵敏放大器的状态自动调整的控制脉冲，技术方案如下—种应用于静态随机存储器的灵敏放大器,包括由两组PMOS管和NMOS管串联的串联支路并联连接构成的锁存型放大电路，所述两组串联支路中所述PMOS管和NMOS管的公共点分别通过两个传输管连接至两条位线，且所述两组串联支路中的所述PMOS管和NMOS管的公共点分别通过反相器和开关管连接至全局锁存电路中的两条锁存线，所述串联支路的末端通过开关管连接地端，还包括与所述锁存放大电路相连的脉冲产生电路，该脉冲产生电路包括脉冲产生子电路和脉冲结束判决电路，其中所述脉冲结束判决电路的两个输入端分别连接所述两条锁存位线，输出端连接所述脉冲产生子电路的输入端，控制所述脉冲产生子电路的工作状态；同时，该脉冲结束判决电路的输出端连接所述锁存型放大电路中的开关管的控制端，控制锁存型放大电路的工作状态；所述脉冲接收判决电路检测到所述锁存位线上的低电平信号时，输出脉冲结束控制信号，控制锁存型放大电路停止工作。优选的，所述锁存型放大电路主要包括第一 PMOS管、第二 PMOS管、第一 NMOS管、第二 NMOS管，其中所述第一 PMOS管的第一端连接直流电源，所述第一 PMOS管的第二端与所述第一NMOS管的第一端连接，所述第一 PMOS管的控制与所述第一 NMOS管的控制端相连，所述第一NMOS管的第二端通过串联连接的第一开关管和第二开关管接地；所述第二 PMOS管与所述第二 NMOS管串联形成串联支路，该串联支路并联在所述第一 PMOS管和第一 NMOS管构成的串联支路两端； 所述第一 PMOS管和所述第一 NMOS管的公共点通过第三开关管连接正位线，且该公共点通过第一反相器和第四开关管连接至一条锁存位线，所述第一反相器的输入端连接所述公共点，该第一反相器的输出端连接所述第四开关管的控制端，所述第四开关管的第一端接地，第二端连接所述另一条锁存位线；所述第二 PMOS管和第二 NMOS管的公共点通过第五开关管连接负位线，且该公共点通过第二反相器和第六开关管连接至锁存位线，所述第二反相器的输入端连接所述公共点，该第二反相器的输出端连接所述第六开关管的控制端，所述第六开关管的第一端接地，第二端连接所述锁存位线。优选的，所述脉冲结束判决电路具体包括第一与非门、第三反相器、RS触发器，所述脉冲产生子电路包括第二与非门和第五反相器，其中第一与非门的第一输入端与锁存位线连接,第二输入端与锁存位线连接,输出端连接所述第三反相器的输入端；所述RS触发器的复位端连接所述第三反相器的输出端，所述RS触发器的置位端连接第四反相器的输出端，第四反相器的输入端连接所述灵敏型放大器的使能端，所述RS触发器的输出端连接所述锁存型放大电路中的第二开关管的控制端，且该RS触发器的输出端连接所述第二与非门的第一输入端，该第二与非门的输出端连接所述第五反相器的输入端，该第五反相器的输出端连接至所述第三开关管和第五开关管的控制端，且所述第二与非门的第二输入端连接所述第四反相器的输出端；同时，所述第四反相器的输出端连接所述第一开关管的控制端。优选的，所述第一开关管、所述第二开关管、第四开关管及第六开关管均为NMOS管，第一端为漏极，第二端为源极，控制端为栅极。优选的，所述第三开关管和第五开关管均为PMOS管，第一端为漏极、第二端为源极，控制端为栅极。由以上本申请实施例提供的技术方案可见，脉冲产生电路由脉冲产生子电路和脉冲结束判决电路实现，该脉冲结束判决电路，通过检测静态随机存储器的全局锁存器的锁存位线上的电压信号，判断该静态存储器的读写操作是否结束，当检测到所述锁存位线上的电压信号为低电平时，输出低电平的脉冲，控制灵敏放大器停止工作，该脉冲产生电路产生的脉冲的脉冲宽度自动适应锁存型放大电路的工作需求，不会随着电路内元器件的制作工艺的变化、工作环境的变化而改变输出脉冲的宽度，从而提高了灵敏放大器的可靠性。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I为本申请实施例一种灵敏放大器的电路原理框图；图2为本申请实施例一种灵敏放大器的具体的电路结构示意图；图3为本申请实施例一种全局锁存电路的电路原理图；图4为为本申请实施例提供的灵敏型放大器的波形5为传统的灵敏放大器的波形图。 具体实施例方式为了使本
的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。请参见图1，示出了本申请实施例一种应用于静态随机存储器中的灵敏放大器的电路原理示意图，该灵敏放大器主要包括锁存型放大电路100、脉冲产生电路200，其中锁存型放大电路100由两组PMOS管和NMOS管串联构成，具有锁存放大功能。脉冲产生电路200，包括脉冲产生子电路210和脉冲结束判决电路220，其中脉冲结束判决电路220的两输入端分别连接静态随机存储器中的全局锁存电路内的两条锁存位线GBL(Global bit line,全局位线)和GBLN(Global bit line Negative,反相全局位线)，所述脉冲结束判决电路220的输出端通过RS触发器连接所述锁存型放大电路100中的开关管的控制端本文档来自技高网...

【技术保护点】
一种应用于静态随机存储器的灵敏放大器，包括：由两组PMOS管和NMOS管串联的串联支路并联连接构成的锁存型放大电路，所述两组串联支路中所述PMOS管和NMOS管的公共点分别通过两个传输管连接至两条位线，且所述两组串联支路中的所述PMOS管和NMOS管的公共点分别通过反相器和开关管连接至全局锁存电路中的两条锁存线，所述串联支路的末端通过开关管连接地端，其特征在于，还包括：与所述锁存放大电路相连的脉冲产生电路，该脉冲产生电路包括：脉冲产生子电路和脉冲结束判决电路，其中：所述脉冲结束判决电路的两个输入端分别连接所述两条锁存位线，输出端连接所述脉冲产生子电路的输入端，控制所述脉冲产生子电路的工作状态；同时，该脉冲结束判决电路的输出端连接所述锁存型放大电路中的开关管的控制端，控制锁存型放大电路的工作状态；所述脉冲接收判决电路检测到所述锁存位线上的低电平信号时，输出脉冲结束控制信号，控制锁存型放大电路停止工作。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨昌楷，张建杰，熊冰，温芝权，
申请(专利权)人：苏州雄立科技有限公司，
类型：发明
国别省市：