差分ROM制造技术

差分只读存储器阵列包括连接至第一和第二位线的差分读出放大器。第一位单元连接至第一字线以及第一和第二位线。至少一个位单元包括：具有连接至第一字线的栅极、连接至第一位线的漏极、以及连接至第一电源线的源极的第一晶体管。第二晶体管具有连接至第一字线的栅极。第二晶体管的源极和漏极均连接至第二位线或者均不连接至第二位线。

【技术实现步骤摘要】
所披露的系统和方法涉及集成电路存储器。更特别地，所披露的系统和方法涉及差分(differential)只读存储器。
技术介绍
只读存储器(“ROM”)包括以行和列设置以形成阵列的多个单元。传统ROM单元是单端的，并且包括连接至用于读取和将数据的位写入到存储器单元中的位线和字线的多个晶体管。然而，这些传统单端ROM具有高面积和功率损失，并且由于在位线上的大负载导致速度降低。另外，ROM的VCCmin性能受到保持器电路(其被实现用于在读取操作期间进行协助)的设计和实现的限制
技术实现思路
·根据本专利技术的一方面，提供一种差分只读存储器阵列，包括差分读出放大器，连接至第一位线和第二位线；以及第一位单元，连接至第一字线以及所述第一位线和所述第二位线，所述至少一个位单元包括第一晶体管，具有连接至所述第一字线的栅极、连接至所述第一位线的漏极、以及连接至第一电源线的源极；以及第二晶体管，具有连接至所述第一字线的栅极，其中，所述第二晶体管的源极和漏极均连接至所述第二位线，或者均不连接至所述第二位线。优选地，所述第二晶体管的源极和漏极连接在一起并且连接至所述第二位线。优选地，该差分只读存储器阵列进一步包括第二本文档来自技高网...

【技术保护点】
一种差分只读存储器阵列，包括：差分读出放大器，连接至第一位线和第二位线；以及第一位单元，连接至第一字线以及所述第一位线和所述第二位线，所述至少一个位单元包括：第一晶体管，具有连接至所述第一字线的栅极、连接至所述第一位线的漏极、以及连接至第一电源线的源极；以及第二晶体管，具有连接至所述第一字线的栅极，其中，所述第二晶体管的源极和漏极：均连接至所述第二位线，或者均不连接至所述第二位线。

【技术特征摘要】
2011.07.28 US 13/192,7021.一种差分只读存储器阵列，包括 差分读出放大器，连接至第一位线和第二位线；以及 第一位单元，连接至第一字线以及所述第一位线和所述第二位线，所述至少一个位单元包括: 第一晶体管，具有连接至所述第一字线的栅极、连接至所述第一位 线的漏极、以及连接至第一电源线的源极；以及 第二晶体管，具有连接至所述第一字线的栅极， 其中，所述第二晶体管的源极和漏极 均连接至所述第二位线，或者 均不连接至所述第二位线。2.根据权利要求I所述的差分只读存储器阵列，其中，所述第二晶体管的源极和漏极连接在一起并且连接至所述第二位线。3.根据权利要求2所述的差分只读存储器阵列，进一步包括第二位单元，连接至所述第一字线以及第三位线和第四位线，所述第二位单元包括 第三晶体管，具有连接至所述第一字线的栅极、连接至所述第三位线的漏极、以及连接至所述第一电源线的源极；以及 第四晶体管，具有连接至所述第一字线的栅极和连接至所述第四位线的漏极和源极。4.根据权利要求2所述的差分只读存储器阵列，进一步包括第二位单元，连接至第二字线以及所述第一位线和所述第二位线，所述第二位单元包括 第三晶体管，具有连接至所述第二字线的栅极、连接至所述第一位线的漏极、以及连接至所述第一电源线的源极；以及 第四晶体管，具有连接至所述第二字线的栅极和连接至所述第二位线的漏极和源极。5.根据权利要求2所述的差分只读存储器阵列，进一步包括第二位单元，连接至第二字线以及所述第三位线和所述第四位线，所述第二位单元包括 第三晶体管，具有连接至所述第二字线的栅极和连接至所述第一位线的源极和漏极；以及 第四晶体管，具有连接至所述第二字线的栅极、连接至所述第二位线的漏极、以及连接至所述第一电源线的源极。6.根据权利要求I所述的差分只读存储...

【专利技术属性】
技术研发人员：刘逸群，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：