差分ROM制造技术

差分只读存储器阵列包括连接至第一和第二位线的差分读出放大器。第一位单元连接至第一字线以及第一和第二位线。至少一个位单元包括：具有连接至第一字线的栅极、连接至第一位线的漏极、以及连接至第一电源线的源极的第一晶体管。第二晶体管具有连接至第一字线的栅极。第二晶体管的源极和漏极均连接至第二位线或者均不连接至第二位线。

【技术实现步骤摘要】
所披露的系统和方法涉及集成电路存储器。更特别地，所披露的系统和方法涉及差分(differential)只读存储器。
技术介绍
只读存储器(“ROM”)包括以行和列设置以形成阵列的多个单元。传统ROM单元是单端的，并且包括连接至用于读取和将数据的位写入到存储器单元中的位线和字线的多个晶体管。然而，这些传统单端ROM具有高面积和功率损失，并且由于在位线上的大负载导致速度降低。另外，ROM的VCCmin性能受到保持器电路(其被实现用于在读取操作期间进行协助)的设计和实现的限制
技术实现思路
·根据本专利技术的一方面，提供一种差分只读存储器阵列，包括差分读出放大器，连接至第一位线和第二位线；以及第一位单元，连接至第一字线以及所述第一位线和所述第二位线，所述至少一个位单元包括第一晶体管，具有连接至所述第一字线的栅极、连接至所述第一位线的漏极、以及连接至第一电源线的源极；以及第二晶体管，具有连接至所述第一字线的栅极，其中，所述第二晶体管的源极和漏极均连接至所述第二位线，或者均不连接至所述第二位线。优选地，所述第二晶体管的源极和漏极连接在一起并且连接至所述第二位线。优选地，该差分只读存储器阵列进一步包括第二位单元，连接至所述第一字线以及第三位线和第四位线，所述第二位单元包括第三晶体管，具有连接至所述第一字线的栅极、连接至所述第三位线的漏极、以及连接至所述第一电源线的源极；以及第四晶体管，具有连接至所述第一字线的栅极和连接至所述第四位线的漏极和源极。优选地，该差分只读存储器阵列进一步包括第二位单元，连接至第二字线以及所述第一位线和所述第二位线，所述第二位单元包括第三晶体管，具有连接至所述第二字线的栅极、连接至所述第一位线的漏极、以及连接至所述第一电源线的源极；以及第四晶体管，具有连接至所述第二字线的栅极和连接至所述第二位线的漏极和源极。优选地，该差分只读存储器阵列进一步包括第二位单元，连接至第二字线以及所述第三位线和所述第四位线，所述第二位单元包括第三晶体管，具有连接至所述第二字线的栅极和连接至所述第一位线的源极和漏极；以及第四晶体管，具有连接至所述第二字线的栅极、连接至所述第二位线的漏极、以及连接至所述第一电源线的源极。优选地，所述第二晶体管的漏极和源极与所述第一和第二字线断开。优选地，该差分只读存储器阵列进一步包括第二位单元，连接至所述第一字线并且设置在第二位线和第三位线之间，所述第二位单元包括第三晶体管，具有连接至所述第一字线的栅极、连接至所述第三位线的漏极、以及连接至所述第一电源线的源极；以及第四晶体管，具有连接至所述第一字线的栅极和不连接至所述第四位线的漏极和源极。优选地，该差分只读存储器阵列进一步包括第二位单元，连接至第二字线并且设置在所述第一位线和所述第二位线之间，所述第二位单元包括第三晶体管，具有连接至所述第二字线的栅极、连接至所述第一位线的漏极、以及连接至所述第一电源线的源极；以及第四晶体管，具有连接至所述第二字线的栅极和不连接至所述第二位线的漏极和源极。 优选地，该差分只读存储器阵列进一步包括第二位单元，连接至第二字线并且设置在所述第一位线和的所述第二位线之间，所述第二位单元包括第三晶体管，具有连接至所述第二字线的栅极和不连接至所述第一位线的漏极和源极；以及第四晶体管，具有连接至所述第二字线的栅极、连接至所述第二位线的漏极、以及连接至所述第一电源线的源极。根据本专利技术的另一方面，提供一种半导体存储器，包括多个差分读出放大器，每个均连接至各自位线对；以及多个差分只读位单元，布置成多行和多列，多行中的每行都与各自字线相关，并且多列中的每列都与各自位线对相关，其中，第一位单元设置在第一行中，并且包括第一晶体管，具有连接至第一字线的栅极、连接至第一电源的源极、以及连接至所述第一位线的漏极；以及第二晶体管，具有连接至所述第一字线的栅极以及源极和漏 极，所述源极和所述漏极均连接至所述第二位线，或者均不连接至所述第二位线。优选地，所述第一位单元被配置成将逻辑零输出至所述第一位线，并且所述第二晶体管的所述源极和所述漏极均连接至所述第二位线。优选地，所述第一行包括第二位单元，所述第二位单元包括第三晶体管，具有连接至所述第一字线的栅极、连接至所述第一电源的源极、以及连接至所述第三位线的漏极；以及第四晶体管，具有连接至所述第一字线的栅极和连接至第四位线的源极和漏极。优选地，所述第一位单元和第二位单元设置在第一列中，所述第二位单元被配置成在读取操作期间将逻辑零输出至所述第一位线，并且包括第三晶体管，具有连接至第二字线的栅极、连接至所述第一电源的源极、以及连接至所述第一位线的漏极；以及第四晶体管，具有连接至所述第二字线的栅极和连接至所述第二位线的源极和漏极。优选地，所述第一位单元和所述第二位单元设置在第一列中，所述第二位单元被配置成在读取操作期间将逻辑一输出至所述第一位线，并且包括第三晶体管，具有连接至第二字线的栅极和连接至所述第一位线的源极和漏极；以及第四晶体管，具有连接至所述第二字线的栅极、连接至所述第一电源的源极、以及连接至第二位线的漏极。优选地，所述第一位单元被配置成将逻辑零输出至第一位线，并且所述源极和所述漏极不连接至所述第二位线。优选地，所述第一行包括设置在第三位线和第四位线之间的第二位单元，所述第二位单元包括第三晶体管，具有连接至所述第一字线的栅极、连接至所述第一电源的源极、以及连接至所述第三位线的漏极；以及第四晶体管，具有连接至所述第一字线的栅极和不连接至第四位线的源极和漏极。优选地，所述第一位单元和第二位单元设置在第一列中，所述第二位单元被配置成在读取操作期间将逻辑一输出至所述第一位线，并且包括第三晶体管，具有连接至第二字线的栅极、连接至所述第一电源的源极、以及连接至所述第二位线的漏极；以及第四晶体管，具有连接至所述第二字线的栅极和不连接至所述第二位线的源极和漏极。优选地，所述第一位单元和第二位单元设置在第一列中，所述第二位单元被配置成在读取操作期间将逻辑零输出至所述第一位线，并且包括第三晶体管，具有连接至第二字线的栅极、连接至所述第一电源的源极、以及连接至所述第一位线的漏极；以及第四晶体管，具有连接至所述第二字线的栅极和不连接至所述第二位线的源极和漏极。优选地，所述第一位单元被配置成将逻辑一输出至第一位线，所述第二晶体管的所述源极和所述漏极连接至所述第一位线。优选地，所述第一位单元被配置成将逻辑一输出至所述第一位线，并且所述第二晶体管的所述源极和所述漏极不连接至所述第一位线。附图说明图I示出包括多个编程零位单元和编程一位单元的差分ROM阵列的一个实例。图2示出根据图I中所示的差分ROM阵列的读出放大器的一个实例。图3A是根据图I中所示的差分ROM阵列的从编程零位单元读取逻辑零的方法的·一个实例的流程图。图3B是根据图I中所示的差分ROM阵列的从编程一位单元读取逻辑一的方法的一个实例的流程图。图4示出包括多个编程零位单元和编程一位单元的差分ROM阵列的另一实例。图5示出根据图4中所示的差分ROM阵列的读出放大器的一个实例。图6A是根据图4中所示的差分ROM阵列的从编程零位单元读取逻辑零的方法的一个实例的流程图。图6B是根据图4中所示的差分ROM阵列的从编程一位单元读取逻辑一的方法的一个实例的流程图。图7示出本文档来自技高网...

【技术保护点】
一种差分只读存储器阵列，包括：差分读出放大器，连接至第一位线和第二位线；以及第一位单元，连接至第一字线以及所述第一位线和所述第二位线，所述至少一个位单元包括：第一晶体管，具有连接至所述第一字线的栅极、连接至所述第一位线的漏极、以及连接至第一电源线的源极；以及第二晶体管，具有连接至所述第一字线的栅极，其中，所述第二晶体管的源极和漏极：均连接至所述第二位线，或者均不连接至所述第二位线。

【技术特征摘要】
2011.07.28 US 13/192,7021.一种差分只读存储器阵列，包括 差分读出放大器，连接至第一位线和第二位线；以及 第一位单元，连接至第一字线以及所述第一位线和所述第二位线，所述至少一个位单元包括: 第一晶体管，具有连接至所述第一字线的栅极、连接至所述第一位 线的漏极、以及连接至第一电源线的源极；以及 第二晶体管，具有连接至所述第一字线的栅极， 其中，所述第二晶体管的源极和漏极 均连接至所述第二位线，或者 均不连接至所述第二位线。2.根据权利要求I所述的差分只读存储器阵列，其中，所述第二晶体管的源极和漏极连接在一起并且连接至所述第二位线。3.根据权利要求2所述的差分只读存储器阵列，进一步包括第二位单元，连接至所述第一字线以及第三位线和第四位线，所述第二位单元包括 第三晶体管，具有连接至所述第一字线的栅极、连接至所述第三位线的漏极、以及连接至所述第一电源线的源极；以及 第四晶体管，具有连接至所述第一字线的栅极和连接至所述第四位线的漏极和源极。4.根据权利要求2所述的差分只读存储器阵列，进一步包括第二位单元，连接至第二字线以及所述第一位线和所述第二位线，所述第二位单元包括 第三晶体管，具有连接至所述第二字线的栅极、连接至所述第一位线的漏极、以及连接至所述第一电源线的源极；以及 第四晶体管，具有连接至所述第二字线的栅极和连接至所述第二位线的漏极和源极。5.根据权利要求2所述的差分只读存储器阵列，进一步包括第二位单元，连接至第二字线以及所述第三位线和所述第四位线，所述第二位单元包括 第三晶体管，具有连接至所述第二字线的栅极和连接至所述第一位线的源极和漏极；以及 第四晶体管，具有连接至所述第二字线的栅极、连接至所述第二位线的漏极、以及连接至所述第一电源线的源极。6.根据权利要求I所述的差分只读存储...

【专利技术属性】
技术研发人员：刘逸群，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：