半导体器件及其制造方法技术

本发明专利技术公开了一种半导体器件及其制造方法。所述半导体器件包括：至少4个导线组，所述至少4个导线组被平行布置在一个存储器单元块之上，并且每个导线组被配置成包括导线；第一接触焊盘，所述第一接触焊盘可以在第一方向上与4个导线组中的两个导线组的导线的各个端部耦接；以及第二接触焊盘，所述第二接触焊盘可以在与第一方向相反的第二方向上与4个导线组中的其余两个导线组的导线的各个端部耦接。

【技术实现步骤摘要】
半导体器件及其制造方法相关申请的交叉引用本申请要求2011年9月6日提交的申请号为10-2011-0089992的韩国专利申请的优先权，其全部内容通过引用合并于此。
示例性实施例总体而言涉及一种半导体器件及其制造方法，更具体而言，涉及一种包括导电图案的半导体器件及其制造方法。
技术介绍
为了高度地集成半导体器件，减小图案中的线宽和图案之间的间隔宽度以在有限的面积上形成更多的图案。光刻工艺因其在进一步地减小图案的线宽和图案之间的间隔宽度方面的有限的分辨率而在形成图案方面具有很多限制。为了用比光刻工艺的分辨率极限大的细线宽来形成细图案，在通过重叠图案来形成细图案的情况下和在使用间隔件图案化技术来形成细图案的情况下，使用双图案技术。半导体器件包括多个金属线和与金属线耦接的多个接触焊盘。因此，需要用于在窄的区域中有效地布置多个金属线和多个接触焊盘的布局方案。
技术实现思路
示例性实施例涉及一种有效地布置有多个导线和多个接触焊盘的半导体器件及其制造方法。根据本专利技术的一方面，一种半导体器件包括：至少4个导线组，所述至少4个导线组被平行布置在一个存储器单元块之上，并且每组被配置成包括导线；第一接触焊盘，所述第一接触焊盘可以在第一方向上与4个导线组中的两个导线组的导线的各个端部耦接；以及第二接触焊盘，所述第二接触焊盘可以在与第一方向相反的第二方向上与4个导线组中的其余两个导线组的导线的各个端部耦接。根据本专利技术的另一方面，一种半导体器件包括：第一至第八导线组，所述第一至第八导线组被平行布置在一个存储器单元块之上并且每个都被配置成包括导线；第一接触焊盘，所述第一接触焊盘在第一方向上和分别与第一、第二、第五以及第六导线组相对应的第一、第二、第五以及第六导线的各个端部耦接；以及第二接触焊盘，所述第二接触焊盘在与第一方向相反的第二方向上和分别与第三、第四、第七以及第八导线组相对应的第三、第四、第七以及第八导线的各个端部耦接。根据本专利技术的另一方面，一种半导体器件包括：第一、第二、第五以及第六导线组，所述第一、第二、第五以及第六导线组被形成在一个存储器单元块区之上以及在存储器单元块区的一侧的第一接触焊盘区之上；第三、第四、第七以及第八导线组，所述第三、第四、第七以及第八导线组被形成在存储器单元块区之上以及在存储器单元块区的另一侧的第二接触焊盘区之上；第一接触焊盘，所述第一接触焊盘在第一接触焊盘区域之上与包括在第一、第二、第五以及第六导线组中的第一、第二、第五以及第六导线的各个端部耦接；以及第二接触焊盘，所述第二接触焊盘在第二接触焊盘区域之上与包括在第三、第四、第七以及第八导线组中的第三、第四、第七以及第八导线的各个端部耦接。第一、第二、第五以及第六导线和第三、第四、第七以及第八导线沿与相邻导线组的相反方向延伸和布置，并且第一至第八导线组的第一至第八导线沿与相邻导线组的相反方向延伸和布置，使得第一接触焊盘不彼此重叠，并且第二接触焊盘不彼此重叠。根据本专利技术的另一方面，一种制造半导体器件的方法包括以下步骤：在形成有底层结构的半导体衬底之上形成导电层和硬掩模层；在所述硬掩模层上平行形成多个光致抗蚀剂图案，其中，所述光致抗蚀剂图案被划分成第一至第八组，第一、第二、第五以及第六组的光致抗蚀剂图案沿第一方向延伸，并且第三、第四、第七以及第八组的光致抗蚀剂图案沿与所述第一方向相反的第二方向延伸；在所述光致抗蚀剂图案的侧壁上形成间隔件；去除所述光致抗蚀剂图案；形成接触掩模以包围沿第一方向和第二方向延伸的间隔件之中的将要形成接触焊盘的区域上的间隔件；使用所述间隔件和所述接触掩模作为刻蚀掩模来将所述硬掩模层图案化；以及通过使用图案化的硬掩模层将所述导电层图案化，来形成多个导线和与所述导线耦接的多个接触焊盘。附图说明图1是根据本专利技术的一个实施例的半导体器件的布局图；以及图2至图13是用于说明根据本专利技术的一个实施例的半导体器件及其制造方法的平面图和截面图。具体实施方式在下文中，将参照附图详细地描述本专利技术的一些示例性实施例。提供附图是为了允许本领域的技术人员理解本专利技术的不同实施例的范围。在本专利技术的实施例中，以制造包括源极和漏极选择线、2个传输晶体管栅极线以及64个单元栅极线的半导体器件的方法作为一个实例来展开描述。图1是根据本专利技术的一个实施例的半导体器件的布局图。所述半导体器件包括第一接触焊盘区100、存储器单元块区200、第二接触焊盘区300以及外围区400。存储器单元块区200是形成一个存储器单元块的区域。外围区400可以是包括用于将存储器单元块区200中的存储器单元块的栅极线和全局线耦接的传输晶体管的X译码器区。图2是示出图1所示的第一接触焊盘区100、存储器单元块区200以及第二接触焊盘区300的平面图。参见图2，在包括存储器单元块区200和位于存储器单元块区200两侧的第一接触焊盘区100和第二接触焊盘区300的半导体衬底上，形成第一光致抗蚀剂图案432和第二光致抗蚀剂图案431。在存储器单元块区200之上形成平行于字线方向的第一光致抗蚀剂图案432。形成在存储器单元块区200中的第一光致抗蚀剂图案432延伸到第一接触焊盘区100和第二接触焊盘区300中。形成了每个都具有例如矩形形状的第二光致抗蚀剂图案431，且第二光致抗蚀剂图案431与第一光致抗蚀剂图案432的端部耦接。形成在第一接触焊盘区100和第二接触焊盘区300中的第一光致抗蚀剂图案432和第二光致抗蚀剂图案431分为8个组G1至G8。在本说明书中，将36个光致抗蚀剂图案432布置成8个组G1至G8。组G1至G8分别包括以下数目个第一光致抗蚀剂图案432：6、4、4、4、4、4、4和6。将与8个组G1至G8中的36个第一光致抗蚀剂图案432中的每个耦接的第二光致抗蚀剂图案431划分为一个组。在第一接触焊盘区100中形成与第一组G1、第二组G2、第五组G5以及第六组G6相对应的第二光致抗蚀剂图案431，并且在第二接触焊盘区300中形成与第三组G3、第四组G4、第七组G7以及第八组G8相对应的第二光致抗蚀剂图案431。针对第一组G1形成的第二光致抗蚀剂图案431与针对第二组G2形成的第二光致抗蚀剂图案431沿相反的方向延伸。相似地，针对第五组G5形成的第二光致抗蚀剂图案431与针对第六组G6形成的第二光致抗蚀剂图案431沿相反的方向延伸。此外，针对第三组G3形成的第二光致抗蚀剂图案431与针对第四组G4形成的第二光致抗蚀剂图案431沿相反的方向延伸。相似地，针对第七组G7形成的第二光致抗蚀剂图案431与针对第八组G8形成的第二光致抗蚀剂图案431沿相反的方向延伸。此外，布置第二组G2的第二光致抗蚀剂图案431和第五组G5的第二光致抗蚀剂图案431，使得它们不彼此重叠。此外，布置第四组G4的第二光致抗蚀剂图案431和第七组G7的第二光致抗蚀剂图案431，使得它们不彼此重叠。设置在存储器单元块区200的最外面的第一光致抗蚀剂图案432是用于与漏极选择线DSL和源极选择线SSL耦接的金属线的图案。设置在存储器单元块区200的最外面的第一光致抗蚀剂图案432可以比其余的光致抗蚀剂图案厚。图3是沿图2的线A-A’和线B-B’截取的截面图。参见图3，将用于金属线的导电层410和硬掩模层420层叠本文档来自技高网...

【技术保护点】
一种半导体器件，包括：至少4个导线组，所述至少4个导线组被平行布置在一个存储器单元块之上，并且每个导线组被配置成包括导线；第一接触焊盘，所述第一接触焊盘在第一方向上与所述4个导线组中的两个导线组的导线的各个端部耦接；以及第二接触焊盘，所述第二接触焊盘在与所述第一方向相反的第二方向上与所述4个导线组中的其余两个导线组的导线的各个端部耦接。

【技术特征摘要】
2011.09.06 KR 10-2011-00899921.一种半导体器件，包括：至少4个导线组，所述至少4个导线组被平行布置在一个存储器单元块之上，并且每个导线组被配置成包括导线；第一接触焊盘，所述第一接触焊盘在第一方向上与所述4个导线组中的两个导线组的导线的各个端部耦接；以及第二接触焊盘，所述第二接触焊盘在与所述第一方向相反的第二方向上与所述4个导线组中的其余两个导线组的导线的各个端部耦接，其中，所述4个导线组中的奇数编号的导线组沿所述第一方向延伸，以及所述4个导线组中的偶数编号的导线组沿所述第二方向延伸。2.如权利要求1所述的半导体器件，其中，所述第一接触焊盘和所述第二接触焊盘与设置在外围区中的X译码器耦接。3.如权利要求1所述的半导体器件，其中：所述4个导线组中的奇数编号的导线组延伸到位于所述存储器单元块区的所述第一方向上的第一接触焊盘区中，以及所述4个导线组中的偶数编号的导线组延伸到位于所述存储器单元块区的所述第二方向上的第二接触焊盘区中。4.如权利要求1所述的半导体器件，其中，所述4个导线组中的导线的端部相对于非端部垂直延伸。5.如权利要求1所述的半导体器件，其中，所述导线是存储器单元块的栅极线。6.一种半导体器件，包括：第一至第八导线组，所述第一至第八导线组被平行布置在一个存储器单元块之上，并且每个导线组被配置成包括导线；第一接触焊盘，所述第一接触焊盘在第一方向上和分别与第一、第二、第五、第六导线组相对应的第一、第二、第五以及第六导线的各个端部耦接；以及第二接触焊盘，所述第二接触焊盘在与所述第一方向相反的第二方向上和分别与第三、第四、第七以及第八导线组相对应的第三、第四、第七以及第八导线的各个端部耦接。7.如权利要求6所述的半导体器件，其中：所述第一、第二、第五以及第六导线组的第一、第二、第五以及第六导线延伸到位于所述存储器单元块区的所述第一方向上的第一接触焊盘区中，以及所述第三、第四、第七以及第八导线组的第三、第四、第七以及第八导线延伸到位于所述存储器单元块区的所述第二方向上的第二接触焊盘区中。8.如权利要求7所述的半导体器件，其中，延伸到所述第一接触焊盘区的所述第一、第二、第五以及第六导线组的第一、第二、第五、以及第六导线的端部相对于非端部垂直延伸。9.如权利要求8所述的半导体器件，其中：所述第一导线组的第一导线的端部和所述第二导线组的第二导线的端部沿相反的方向延伸，使得所述第一导线和所述第二导线不彼此重叠，以及所述第五导线组的第五导线的端部和所述第六导线组的第六导线的端部沿相反的方向延伸，使得所述第五导线和所述第六导线不彼此重叠。10.如权利要求8所述的半导体器件，其中：与沿所述第二导线和所述第五导线彼此面对的方向延伸的所述第二导线组的第二导线的端部和第五导线组的第五导线的端部相耦接的第一接触焊盘形成第一接触焊盘对，所述第一接触焊盘对每对由同一组内彼此相邻的两个第一接触焊盘形成，以及与所述第二导线组耦接的第一接触焊盘对被布置成使得与所述第二导线组耦接的第一接触焊盘对和与所述第五导线组耦接的第一接触焊盘对不重叠。11.如权利要求7所述的半导体器件，其中，延伸到所述第二接触焊盘区中的第三、第四、第七以及第八导线组的第三、第四、第七以及第八导线的端部，相对于非端部垂直延伸。12.如权利要求11所述的半导体器件，其中：所述第三导线组的第三导线的端部和所述第四导线组的第四导线的端部沿相反的方向延伸，使得所述第三导线和所述第四导线不彼此重叠，以及所述第七导线组的第七导线的端部和所述第八导线组的第八导线的端部沿相反的方向延伸，使得所述第七导线和所述第八导线不彼此重叠。13.如权利要求11所述的半导体器件，其中：与沿所述第四导线和所述第七导线彼此面对的方向延伸的所述第四导线组的第四导线的端部和第七导线组的第七导线的端部相耦接的第二接触焊盘形成第二接触焊盘对，所述第二接触焊盘对每对由同一组内彼此相邻的两个第二接触焊盘形成；以及与所述第四导线组耦接的第二接触焊盘对被布置成...

【专利技术属性】
技术研发人员：严大成，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：