本发明专利技术涉及用于控制半导体芯片封装件相互作用的接合垫配置，大体有关于在半导体芯片封装操作期间比较不容易出现白凸块的精密半导体芯片。揭示于本文的一示范半导体芯片包含至少一集成电路装置以及电气连接至该至少一集成电路装置的接合垫。此外，该接合垫从上面俯视时有对应至第一区部分与邻近该第一区部分的第二区部分的不规则整体配置，该第一区部分由从上面俯视时的第一实质规则几何形状定义。另外，从上面俯视时，与该第一区部分的任何部分相比，该第二区部分与该半导体芯片的中心线有较大的距离，以及该接合垫电气连接至该至少一集成电路装置。
【技术实现步骤摘要】
本揭示内容大体有关于精密的半导体组件，且更特别的是，有关于在芯片/载体结合工艺期间用于控制半导体芯片与承载基板的相互作用的接合垫配置。
技术介绍
现代集成电路的制造常常需要在构成微型电子装置的各种半导体芯片之间提供电气连接。取决于芯片的类型及整体装置设计要求，可用各种方式实现这些电气连接，例如，通过打线接合、卷带式自动接合法(TAB)、覆晶接合法及其类似者。近年来，利用覆晶技术，其中半导体芯片用由所谓焊料凸块形成的焊球来附着至承载基板或其它芯片，已变成半导体加工工业的重要方面。在覆晶技术中，焊球系形成于待连接芯片中的至少一的接触层上，例如，在形成于包含多个集成电路的半导体芯片的最后金属化层上方的电介质钝化·层上。同样，形成有适当大小及定位的接合垫于另一芯片(例如，承载封装件)上，各个接合垫对应至形成于半导体芯片上的焊球。然后，这两种单元(亦即，半导体芯片与承载基板)的电气连接系通过“翻转”半导体芯片以及使焊球与接合垫实体接触，以及进行“回焊”工艺使得每个焊球粘着至对应接合垫。通常有数百个焊料凸块可分布于整个芯片区域，由此提供，例如，现代半导体芯片所要求的输入及输出性能，而现代半导体芯片经常包括复杂的电路，例如微处理器、储存电路、三维(3D)芯片及其类似者，及/或形成完整复杂电路系统的多个集成电路。在许多加工应用系统中，半导体芯片在高温的所谓可控坍塌芯片连接(C4)焊料凸块回焊工艺期间粘着至承载基板。通常，基板材料为有机层压板，其系约有半导体芯片4至5倍以上的热膨胀系数(CTE)，在许多情形下，其系主要由硅及硅基材料构成。因此，由于芯片与基板(亦即，硅与有机层压板)的热膨胀系数失配，在暴露于回焊温度时，基板的成长会比芯片还多，结果，在封装件冷却及焊料凸块凝固时，会有应力施加于芯片/基板封装件。此时描述图Ia至图lc，其系示意图示于此工艺期间在芯片封装件上发生的至少一些可能效应。图Ia示意图示芯片封装件100，其包含承载基板101与半导体芯片102。半导体芯片102通常包含形成于芯片102的金属化系统104(参考图Ic)上方的多个焊料凸块103。在芯片封装组装工艺期间，将半导体芯片102颠倒或“翻转”以及使之与承载基板101接触，然后以超过焊料凸块材料的熔化温度的回焊温度使图Ia的芯片封装件100暴露于焊料凸块回焊工艺120。取决于用来形成焊料凸块103的特定焊料合金，回焊温度高达200至265°C。在回焊工艺120期间，当焊料凸块103的材料处于液相时，承载基板101与半导体芯片102能够各自基于各个组件的热膨胀系数以实质不受限制的方式热“成长”。同样地，承载基板101与半导体芯片102保持实质平坦及未变形的状态，然而由于它们有不同的热膨胀系数而会成长不同的数量。另一方面，图Ib示意图示降温阶段期间在承载基板101与半导体芯片102之间开始发生热相互作用时的芯片封装件100。随着芯片封装件100冷却，焊料凸块103凝固以及使承载基板101机械连结至半导体芯片102。随着芯片封装件100在焊料凸块103凝固后继续冷却，承载基板101与半导体芯片102的材料之间的CTE失配造成基板101有大于芯片102的收缩速率。通常，热膨胀/收缩的差异是用承载基板101与半导体芯片102两者的平面外变形(out-of-plane deformation)的组合以及焊料凸块103的一些剪切 变形量来调节。此时描述在环绕焊料凸块103的半导体芯片102区域(如图Ic所示)中可能出现的局域化效应。图Ic示意图示在芯片封装件100降温后环绕个别焊料凸块103A的半导体芯片102区域。为使描述简洁，相比于图Ia至图Ib的芯片封装配置，半导体芯片102已颠倒，以及承载基板未图示。此外，图Ic只图示半导体芯片102的金属化系统104的最上面金属化层104A、104B及104C，以及不图示在芯片102的层104C、装置层或基板层下面的任何金属化层。半导体芯片102也包含形成于最后金属化层104A的接合垫105、形成于最后金属化层104A上方的钝化层106，以及形成于接合垫105上方的焊料凸块103A。另外，如图Ic所示，接合垫105与接触结构107接触以协助焊料凸块103A及承载基板101 (未图示于图Ic)电气连接至半导体芯片102中形成于金属化系统104下面的装置层级(未图示)的集成电路(未图示)。只为了图解说明，接触结构107可包含，例如，形成于金属化层104B的接触通孔(contact via) 107B、传导线107C以及金属化层104C的接触通孔107D、及其类似者，然而也可使用其它配置。在降温阶段期间，芯片封装件100由半导体芯片102与承载基板101的热相互作用导致的平面外变形会在焊料凸块103A上发展为剪力负载103S、拉伸负载103T及弯矩(bending moment) 103M。不过，由于焊料一般而言极强健,而且通常有超过构成半导体芯片102的材料(特别是，金属化系统104)的强度，因此相对小变形能量会被焊料凸块103A吸收。反之，大部分的负载103SU03T及103M会通过接合垫105转移及进入在焊料凸块103A下面的金属化层，而产生高度局部拉伸应力，例如垂直或上举拉伸应力104U，以及横向或拉张拉伸应力104S。如果拉伸应力够高，则在焊料凸块103A下面可能出现最上面金属化层中的一或更多的局部剥离(local delamination)。通常,金属化层剥离会显现为裂痕(crack) 108，而且常会出现在上举拉力最高处，亦即，靠近接合垫105的边缘105E，如图Ic所示。在许多情形下，裂痕108可能只出现在单一金属化层，例如图Ic的层104B，而在其它情形下，裂痕108可能更深地及从一金属化层到另一层地蔓延到底下的金属化系统104。在在焊料凸块103下面的金属化层可能出现剥离失败及裂痕(例如，裂痕108)有时是遭受过早的破坏，因为焊料凸块103可能与下面的接触结构没有良好的电气连接。不过，由于上述剥离/裂痕缺陷不会出现直到半导体芯片制造的芯片封装组装阶段，该等缺陷不会被侦测到直到进行最终品质检验。通常，在覆晶操作完成后，芯片封装件100会经受声波测试，例如C模式声波显微镜(CSAM)。存在于在焊料凸块103下面的半导体芯片102金属化系统104中的裂痕108在CSAM检验工艺期间会有白色外观，因此有时被称作“白凸块(white bump) ”、“白点”或“假性凸块”。白凸块缺陷使得整体芯片工艺有昂贵的缺点，因为它们不会出现，从而无法侦测到，直到芯片已经有重大的材料及制造投资。此外，最近用于精密半导体组件的材料种类的改变及进展也对白凸块的出现频率有影响。例如，多年来，用来形成使用于覆晶技术的焊球的材料包括各种所谓锡/铅(Sn/Pb)焊料中的任一者。通常，使用于大部分Sn/Pb焊料的合金有延展度使得Sn/Pb焊料凸块在焊料凸块回焊工艺的降温阶段期间产生的负载下能够变形，从而吸收一些上述平面外变形能量。不过，近年来，制造工业大体已放弃使用Sn/Pb焊料于大部分的商业应用，包括半导体加工。因此，已开发出无铅焊接材料，例如Sn/Ag (锡-银)、Sn/Cu (锡-铜)、Sn/Ag/Cu (锡-银-铜本文档来自技高网...
【技术保护点】
一种半导体芯片，包括：至少一集成电路装置；以及电气连接至该至少一集成电路装置的接合垫，从上面俯视时，该接合垫有对应至第一区部分与邻近该第一区部分的第二区部分的不规则整体配置，该第一区部分是由从上面俯视时的第一实质规则几何形状定义，其中，从上面俯视时，与该第一区部分的任何部分相比，该第二区部分有至少一部分与该半导体芯片的中心线有较大的距离。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：V·W·瑞安，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。