具有封装隔离区域的半导体装置及其制造方法制造方法及图纸

本发明专利技术揭露一种具有封装隔离区域的半导体装置及其制造方法，其中，该装置及其制造方法作为具有封装隔离区域的半导体装置结构。制造半导体装置结构的示范方法涉及下列步骤：在相邻于半导体材料的第一区域的半导体衬底中形成第一介质材料的隔离区域，形成覆盖于该隔离区域与该第一区域的第二介质材料的第一层，且去除覆盖于该第一区域残留完整覆盖于该隔离区域的第二介质材料部分的该第二介质材料。该隔离区域相对于该第一区域凹入，且该第二介质材料相较于该第一介质材料更能抵抗蚀刻剂。

【技术实现步骤摘要】
本专利技术的实施例一般涉及半导体装置结构以及相关的制造方法，且更特别的是，本专利技术的实施例涉及形成在半导体材料的电性隔离区域上的装置及其制造方法。
技术介绍
晶体管，例如金属氧化物半导体场效应晶体管(MOSFET)，其为大多数半导体装置方块的核心构件块。部分半导体装置，例如高效率处理器装置，可以包括数百万的晶体管。对于此种装置，减少晶体管尺寸并因此增加晶体管密度在半导体制造产业中具有传统上高的优先级。增加密度必须涉及减少相邻装置之间的区域，其依序在装置间需要可靠的隔离以防止漏电流、寄生电容以及其它可能降低性能以及/减少产量的不良的电气影响
技术实现思路
提供一种用以在半导体材料的半导体衬底上制造半导体装置的方法。该方法涉及了下列步骤在相邻于半导体材料的第一区域的半导体衬底中形成第一介质材料的隔离区域，形成覆盖于该隔离区域与该第一区域的第二介质材料的第一层，以及去除覆盖于第一区域残留完全覆盖于该隔离区域的第二介质材料部分的第二介质材料。隔离区域相对于该第一区域凹入(recess),且该第二介质材料相较于该第一介质材料更能抵抗蚀刻剂(etchant)。在另一实施例中，一种在半导体材料的半导体衬底上制造半导体装置结构的方法涉及了下列步骤相邻于半导体材料的第一区域形成氧化物隔离区域，一致地(conformably)沉积覆盖于该第一区域与氧化物隔离区域的氮化物材料，且去除覆盖于第一区域残留完全覆盖于氧化物隔离区域的氮化物材料部分的氮化物材料。氧化物隔离区域相对于第一区域凹入。在另一实施例中，提供另一装置作为半导体装置。半导体装置包括半导体材料的主动区域，在该主动区域上形成有晶体管结构，氧化物隔离区域相邻于半导体材料的主动区域，氧化物隔离区域相对于主动区域凹入，且介质顶盖材料(dielectric cappingmaterial)覆盖氧化物隔离区域。介质顶盖材料比氧化物隔离材料更能抵抗蚀刻剂。此
技术实现思路
用以引入简单形式的概念的选择，其将于详细描述中进一步描述。此
技术实现思路
并非用以确定请求标的的关键特征或是基本特征，也不是用以协助决定请求标的的范围。附图说明当考虑结合以下的图式时，通过参阅详细描述以及权利要求书，可以推导出本专利技术标的更完整的了解，其中，在图式中相似的组件符号代表相似的组件。图I至图7为在示范实施例中说明半导体装置结构以及制造半导体装置结构的方法的剖面图。[主要组件符号说明]100半导体装置结构102半导体材料104、106氧化物隔离区域108、110、112 电性隔离区域114、118、120 氧化物材料116掩模材料122、124介质材料 126掩模材料128掩模130平面132、134顶盖140晶体管结构142晶体管结构144本体区域146本体区域148、150栅极结构152、源极区域154漏极区域160、164介质材料162金属材料d深度、距离。具体实施例方式下面的详细描述，仅仅是说明性质，且并非用以限制本专利技术标的的实施例或是这些实施例的应用与使用。由于此处所使用的文字“示范”意思是“作为范例、实例或说明”。任何在此描述作为示范的实作并不一定要解释为比其它实作为较佳或有利。此外，并没有任何通过前面的
、
技术介绍
、
技术实现思路
或是以下的详细描述所显示的任何明示或暗示理论所限制的意思。这里所叙述的方式和技术可用以制造MOS晶体管装置在半导体衬底的电性隔离区域上。虽然“M0S装置”的名称适当地表示具有金属栅电极以及氧化物栅极绝缘体的装置，该名词将用以整个有关于任何包括有导电栅电极(无论是金属或是其它的导电材料)的半导体装置，其位于栅极绝缘体(无论是氧化物或是其它绝缘体)上方，其依序位于半导体衬底上方。制造半导体装置的各个步骤为习知的，因此，在简要的利益中，许多传统的步骤将只会在这里被简单的提到或者是在不提供习知工艺细节的情况下将被完全地省略。图I至图7说明半导体装置结构100以及用以制造该半导体装置结构的工艺步骤。现在参阅图I至图2，在示范实施例中，制造半导体装置结构100的一开始通过提供半导体材料102的适当的衬底并且在半导体衬底102中形成氧化物隔离区域104、106以获得半导体材料102的电性隔离区域108、110、112。如以下的详细说明中所描述，电性隔离区域108、110、112可能以传统的方式掺杂，且用以形成电性隔离晶体管装置或其它装置。因此，为了方便起见，但是并不限制，该电性隔离区域108、110、112可在此交替地代表主动区域。在示范实施例中，半导体衬底102用以作为包含有硅材料的块状半导体衬底(bulk semiconductor substrate),其中在这里所用的名词“娃材料”包括在半导体产业所通常使用的相对纯净的硅材料以及与如锗、碳等等的其它组件所掺杂的硅。另外，半导体材料102可作为锗、砷化镓等等，或者半导体材料102可包括不同半导体材料的层。此外，应注意的是，虽然制造工艺可在这里描述为块状半导体衬底的内容，其标的并不打算限制于块状半导体衬底，而实际上，制造工艺可使用绝缘体上娃(silicon-on-insulator ;简称S0I)衬底以等效方式对应修改至描述于下的相对的尺寸以适应绝缘体上硅衬底的硅的厚度。在示范实施例中，通过在半导体衬底上形成浅沟槽隔离(shallow trenchisolation ;简称STI)而形成电性隔离区域108、110、112。在说明的实施例中，形成氧化物材料114的层(或是这里所称的垫片氧化物(pad oxide))覆盖半导体材料102，且形成掩模材料(masking material) 116的层覆盖氧化物材料114。在示范实施例中，氧化物材料114的层相对地薄，典型地小于10纳米(nm)，较佳约5纳米或更少，且以传统方式，氧 化物材料114可为热成长或沉积在半导体衬底102的外露表面上。掩模材料116的层通过一致地沉积覆盖于氧化物材料114的层的硬掩模材料，例如氮化物材料(例如氮化硅、氮氧化硅等等)至大约80纳米的范围中的厚度。例如氮化硅的氮化物材料是比较好的，因为当后来用以作为蚀刻掩模时，它可适应基础半导体材料(underlying semiconductormaterial) 102的选择性蚀刻。因此，覆盖于主动区域108、110、112的掩模材料116部分可在以下的内文中简称为垫片氮化物，但是不以此为限。垫片氮化物116图案化以掩模所需的半导体材料102的主动区域108、110、112，且各向异性蚀刻剂用以去除垫片氧化物114以及半导体材料102外露(或没有保护)的部分以形成位于主动区域108、110、112之间的沟槽。虽然并未在图I说明，沟槽可形成在主动区域108、110、112周边附近或除此之外的限制主动区域108、110、112以实体隔离相邻的主动区域108、110、112。蚀刻沟槽至深度超过任何后续形成在主动区域108、110、112中的本体区域(或井区域(wellregion))的深度。例如，根据一实施例，蚀刻沟槽至相对于半导体材料102的上表面约300纳米的深度。在形成蚀刻之后，在示范实施例中，氧化物材料118的层形成在沟槽中的半导体材料102的外露表面上。例如，通过外露半导体材料102至温度上升的氧化环境中以促进本文档来自技高网...

【技术保护点】
一种在包括有半导体材料的半导体衬底上制造半导体装置的方法，该方法包括：在该半导体衬底中形成有隔离区域，该隔离区域相对于相邻该隔离区域的该半导体材料的第一区域凹入，该隔离区域包含第一介质材料；形成覆盖于该隔离层与该第一区域的第二介质材料的第一层，该第二介质材料比该第一介质材料更能抵抗蚀刻剂；以及去除覆盖于该第一区域残留完整覆盖于该隔离区域的该第二介质材料部分的的该第二介质材料。

【技术特征摘要】
2011.05.17 US 13/109,8691.一种在包括有半导体材料的半导体衬底上制造半导体装置的方法，该方法包括 在该半导体衬底中形成有隔离区域，该隔离区域相对于相邻该隔离区域的该半导体材料的第一区域凹入，该隔离区域包含第一介质材料； 形成覆盖于该隔离层与该第一区域的第二介质材料的第一层，该第二介质材料比该第一介质材料更能抵抗蚀刻剂；以及 去除覆盖于该第一区域残留完整覆盖于该隔离区域的该第二介质材料部分的的该第二介质材料。2.根据权利要求I所述的在包括有半导体材料的半导体衬底上制造半导体装置的方法，其中，形成该隔离区域包括在相邻该第一区域的沟槽中形成氧化物材料，该第二介质材料比该氧化物材料更能抵抗包含有氢氟酸的蚀刻剂。3.根据权利要求I所述的在包括有半导体材料的半导体衬底上制造半导体装置的方法，进一步包括在形成该第一层之前形成覆盖于该隔离区域与该第一区域的第三介质材料的第二层，该第一层覆盖该第二层。4.根据权利要求3所述的在包括有半导体材料的半导体衬底上制造半导体装置的方法，其中，去除该第二介质材料包括将该第一层平坦化以获得平面对准覆盖于该第一区域的第二层部分。5.根据权利要求3所述的在包括有半导体材料的半导体衬底上制造半导体装置的方法，其中 形成该第二层包括一致地沉积覆盖于该隔离区域与该第一区域的该第三介质材料；以及 形成该第一层包括一致地沉积覆盖于该第三介电材料的该第二介质材料。6.根据权利要求5所述的在包括有半导体材料的半导体衬底上制造半导体装置的方法，该隔离区域通过第一距离相对于该第一区域凹入，其中，一致地沉积该第二介质材料包括沉积该第二介质材料至大于该第一距离的第一厚度。7.根据权利要求6所述的在包括有半导体材料的半导体衬底上制造半导体装置的方法，其中，一致地沉积该第三介质材料包括沉积该第三介质材料至小于该第一厚度的第二厚度。8.根据权利要求3所述的在包括有半导体材料的半导体衬底上制造半导体装置的方法，该隔离区域通过该第一距离相对于该第一区域凹入，其中； 形成该第二层包括形成具有小于该第一距离的第一厚度的该第二层；以及 形成该第一层包括形成具有大于该第一距离的第二厚度的该第一层。9.根据权利要求8所述的在包括有半导体材料的半导体衬底上制造半导体装置的方法，其中 形成该第二层包括有一致地沉积覆盖于该隔离区域与该第一区域的氧化物材料；以及 形成该第一层包括一致地沉积覆盖于该氧化物材料的氮化物材料。10.根据权利要求9所述的在包括有半导体材料的半导体衬底上制造半导体装置的方法，其中，去除该第二介质材料包括对该氮...

【专利技术属性】
技术研发人员：R·P·米卡罗，F·W·沃博雷特，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：