深沟槽的填充方法技术

本发明专利技术公开了一种深沟槽的填充方法，本发明专利技术通过采用三个步骤成膜实现对能够对深沟槽进行良好的填充，步骤一、二和三中的成膜溅射比设置为依次减小的大中小结构。利用步骤一中的较大的成膜溅射比能够实现对深沟槽的快速填充。利用步骤二中的中等的成膜溅射比能够相对增加刻蚀速率、降低淀积速率，从而防止在深沟槽的顶部过早的封口，并能保持一个良好的填充速率，使深沟槽继续得到填充。利用步骤三中的较小的成膜溅射比，能够进一步的增加刻蚀速率，能够将沟槽上部的绝缘介质层去除，保持在深沟槽的顶部没有封口，从而能够避免空洞的形成；同时由于有绝缘介质层的保护，也能够避免较大的刻蚀速率对浅沟槽的顶部出现削角。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路制造工艺方法，特别是涉及一种。
技术介绍
在半导体集成电路制造工艺中，随着半导体器件的特征尺寸的不断减少，现有器件的隔离技术大量采用浅沟槽绝缘技术(STI shallow trench isolation),现有STI工艺是在硅片即晶圆上先形成一浅沟槽，然后再在所述浅沟槽中填入绝缘介质层如二氧化硅形 成的，最后通过化学机械研磨工艺对所述绝缘介质层进行研磨使所述浅沟槽上的绝缘介质层平坦化。现有STI中的浅沟槽的深度一般为O. 35 μ m O. 6 μ m，填充所述绝缘介质层是采用HDP CVD (高密度等离子体化学气相淀积)工艺淀积形成。由于HDP CVD工艺在淀积时同时具有淀积和溅射两个功能，能够在填充所述浅沟槽的过程中边淀积边刻蚀。其中成膜溅射比也即淀积刻蚀比(DS ratio)为一个重要的参数，成膜溅射比的值为总的淀积速率即成膜速率除以刻蚀速率即溅射速率。所述浅沟槽在淀积过程中，在所述浅沟槽的顶部拐角处的淀积速率要大于所述浅沟槽底部的淀积速率，当成膜溅射比大于I时，淀积速率大于刻蚀速率，如果淀积速率过大，则形成于所述浅沟槽两侧拐角出的绝缘介质层本文档来自技高网...

【技术保护点】
一种深沟槽的填充方法，其特征在于：采用HDP？CVD工艺淀积绝缘介质层对所述深沟槽进行填充；淀积所述绝缘介质层的工艺步骤分成三个步骤：步骤一、采用具有第一成膜溅射比的淀积工艺形成第一层膜，所述第一层膜将所述深沟槽的底部填充；所述第一成膜溅射比大于后续步骤三中的第三成膜溅射比，且所述第一成膜溅射比的值满足在形成所述第一层膜的过程中使所述深沟槽的底部的成膜速率大于在所述深沟槽的侧壁的成膜速率；步骤二、采用具有第二成膜溅射比的淀积工艺形成第二层膜，所述第二成膜溅射比大于所述第三成膜溅射比、且所述第二成膜溅射比小于所述第一成膜溅射比；所述第二层膜填充于位于所述第一层膜上的所述深沟槽的中部，所述第二层膜...

【技术特征摘要】

【专利技术属性】
技术研发人员：孙玲玲，杨继业，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：