一种基于键合工艺的高K介质埋层的SOI材料制备方法技术

本发明专利技术公开了一种基于键合工艺的高K介质埋层的SOI材料制备方法。该方法将沉积有高K介质材料的支撑片与外延有SiGe层及Si层的器件片键合，并进行键合加固处理，通过背部研磨工艺，去除多余的Si衬底，并通过选择性腐蚀，移除SiGe层，从而可以得到高K介质为埋层的SOI材料，可以更好的控制器件的短沟道效应，为下一代的CMOS器件提供候选的衬底材料。

【技术实现步骤摘要】

本专利技术涉及一种半导体衬底材料的制备方法，尤其涉及一种基于键合工艺的高K介质埋层的SOI材料制备方法，属于微电子与固体电子学

技术介绍
随着器件特征尺寸缩短到纳米范围，短沟道效应给器件性能带来了重要影响。短沟道效应会造成器件阈值电压下降，从而使亚阈值电流呈指数倍增加。SOI (Silicon OnInsulator)是指绝缘体上硅技术，采用该技术在两层硅材料之间插入绝缘埋层，可以把其上的硅膜层与体硅衬底层分隔开来，因此大面积的p-n结将被介电隔离(dielectricisolation)取代，可减小源漏的寄生电容，SOI电路的速度相对传统体硅电路的速度有显 著的提高，同时SOI还具有短沟道效应小，很好的抗闭锁性，工艺简单等一系列优点，因此SOI技术已逐渐成为制造高速、低功耗、高集成度和高可靠超大规模硅集成电路的主流技术。传统的SOI衬底材料通常由以下三层构成薄的单晶硅顶层，在其上形成蚀刻电路；相当薄的埋层氧化层(BOX, buried oxide),即二氧化娃(SiO2)绝缘埋层；非常厚的体硅衬底层，其主要作用是为上面的两层提供机械支撑。这种传统SOI衬底中的绝缘埋层采用SiO2材料，通过注入氧离子然后高温退火等工艺制作，或者通过注入氧离子结合剥离等工艺制作，制作方法较为简单。然而，当器件特征尺寸进一步缩小，以SiO2作为绝缘埋层的SOI材料将面临挑战。为了更好的控制器件的短沟道效应，本专利技术将提出一种采用键合工艺的以超薄高K介质为绝缘埋层的SOI材料制备方法，为下一代的CMOS器件提供候选的衬底材料。其中，高K介质材料通常是指介电常数在20-50的介质材料，包括HfO2, LaLuO3等氧化物，铁电材料，氮化物材料等。
技术实现思路
本专利技术要解决的技术问题在于提供一种基于键合工艺的高K介质埋层的SOI材料制备方法。为了解决上述技术问题，本专利技术采用如下技术方案一种基于键合工艺的高K介质埋层的SOI材料制备方法，包括以下步骤步骤一、提供一层衬底，在所述衬底上沉积一层高K介质材料，作为支撑片；步骤二、提供一层体硅衬底，在其表面外延一层SiGe层，并在所述SiGe层上继续外延生长Si层，作为器件片；步骤三、将器件片外延有Si层的表面与支撑片沉积有高K介质材料的表面键合，并进行键合加固处理，形成键合片；步骤四、对键合片中的器件片部分进行背面研磨，将器件片背面的体硅衬底减薄至1-10微米，然后利用化学腐蚀的方法去除减薄剩余的体硅衬底，露出SiGe层；步骤五、利用化学腐蚀的方法去除露出的SiGe层，从而得到以高K介质材料为埋层的SOI材料。作为本专利技术的优选方案，步骤一所述衬底为玻璃片、单晶Si片等。作为本专利技术的优选方案，步骤一采用电子束蒸发、分子束沉积或者原子层沉积的方法在所述衬底上沉积高K介质材料。作为本专利技术的优选方案，步骤一所述高K介质材料为HfO2, HfAlO2, LaLuO3等。作为本专利技术的优选方案，步骤一所述高K介质材料的厚度为5_50nm。作为本专利技术的优选方案，步骤二外延生长的SiGe层中，Ge含量为20% _50%。作为本专利技术的优选方案，步骤二外延生长的SiGe层的厚度为20_50nm。作为本专利技术的优选方案，步骤二外延生长SiGe层采用减压化学气相沉积法或超高真空化学沉积法。作为本专利技术的优选方案，步骤二外延生长的Si层的厚度为5_50nm。作为本专利技术的优选方案，步骤三键合加固处理的加固温度为300-800°C，时间为5-60分钟。作为本专利技术的优选方案，步骤五利用化学腐蚀的方法去除露出的SiGe层之后，还可以采用化学机械抛光技术对Si层进行抛光，以提高表面平整度。本专利技术的有益效果在于本专利技术采用了键合工艺，结合背面研磨减薄、选择性的化学腐蚀方法等，制备出以高质量的超薄高K介质材料作为埋层的SOI材料，可以更好的控制器件的短沟道效应，为下一代的CMOS器件提供候选的衬底材料。附图说明图1-6为本专利技术方法的工艺流程示意图。具体实施例方式下面结合附图进一步说明本专利技术的具体实施步骤，为了示出的方便附图并未按照比例绘制。实施例一请参见图1-6，本实施例提供的制备方法，包括以下步骤步骤一、提供一层衬底11，例如玻璃片、单晶Si片等，采用标准的RCA工艺清洗该衬底11，然后在该衬底11上沉积一层高K介质材料12，作为支撑片，如图I所示。其中，可采用电子束蒸发、分子束沉积或者原子层沉积等方法沉积高K介质材料12。所述高K介质材料12为HfO2, HfAlO2, LaLuO3等，其厚度为5_50nm。本实施例中的高K介质材料12为HfO2，采用原子层沉积，厚度为5nm。步骤二、提供一层体硅衬底22，采用标准的RCA工艺清洗该体硅衬底22，然后在其表面通过减压化学气相沉积法或超高真空化学沉积等方法外延一层SiGe层33，Ge含量为20% -50%,厚度为20-50nm，用做后续工艺的腐蚀自停止层，如图2所示；然后在所述SiGe层33上继续外延生长Si层44，厚度为5-50nm，作为器件片如图3所示。本实施例中，外延的SiGe层33可以选择Ge的含量为25%，厚度为30nm，使其在生长的临界厚度以内，以便保持SiGe处于完全应变的状态。步骤三、如图4所示，将器件片外延有Si层44的表面与支撑片沉积有高K介质材料12的表面键合，并进行键合加固处理，形成键合片；键合加固处理的加固温度为300-800°C，时间为5-60分钟。本实施例中，加固温度为300°C，时间为5分钟。步骤四、如图5所示，对键合片中的器件片部分进行背面研磨，将器件片背面的体硅衬底减薄至1-10微米；然后利用化学腐蚀的方法，选择性的腐蚀掉减薄剩余的体硅衬底22，到SiGe层33自动停止，露出SiGe层33。步骤五、再利用化学腐蚀的方法，选择性的腐蚀掉露出的SiGe层33，到Si层44自动停止，从而得到以高K介质材料为埋层的SOI材料，如图6所示。利用化学腐蚀的方法去除露出的SiGe层33之后，还可以采用化学机械抛光技术对Si层44进行抛光，以提高表面的平整度。实施例二 采用与实施例一相类似的工艺步骤，不同之处在于步骤一中高K介质材料为HfAlO2,厚度为20nm ;步骤二中外延生长的SiGe层Ge含量为20%，其厚度控制在20nm ;步骤三中键合加固处理的加固温度为500°C，时间为40分钟。实施例三采用与实施例一相类似的工艺步骤，不同之处在于步骤一中高K介质材料为LaLuO3，厚度为50nm ;步骤二中外延生长的SiGe层Ge含量为40%，其厚度控制在40nm;步骤三中键合加固处理的加固温度为600°C，时间为60分钟。实施例四采用与实施例一相类似的工艺步骤，不同之处在于步骤一中高K介质材料为HfO2，厚度为IOnm;步骤二中外延生长的SiGe层Ge含量为50%，其厚度控制在50nm ;步骤三中键合加固处理的加固温度为800°C，时间为20分钟。上述实施例仅列示性说明本专利技术的原理及功效，而非用于限制本专利技术。任何熟悉此项技术的人员均可在不违背本专利技术的精神及范围下，对上述实施例进行修改。因此，本专利技术的权利保护范围，应如权利要求书所列。权利要求1.一种基于键合工艺的高K介质埋层的SOI材料制备方法，其特征在于，包括以下步骤 步骤一、提供一层衬底本文档来自技高网...

【技术保护点】
一种基于键合工艺的高K介质埋层的SOI材料制备方法，其特征在于，包括以下步骤：步骤一、提供一层衬底，在所述衬底上沉积一层高K介质材料，作为支撑片；步骤二、提供一层体硅衬底，在其表面外延一层SiGe层，并在所述SiGe层上继续外延生长Si层，作为器件片；步骤三、将器件片外延有Si层的表面与支撑片沉积有高K介质材料的表面键合，并进行键合加固处理，形成键合片；步骤四、对键合片中的器件片部分进行背面研磨，将器件片背面的体硅衬底减薄至1？10微米，然后利用化学腐蚀的方法去除减薄剩余的体硅衬底，露出SiGe层；步骤五、利用化学腐蚀的方法去除露出的SiGe层，从而得到以高K介质材料为埋层的SOI材料。

【技术特征摘要】

【专利技术属性】
技术研发人员：张苗，张波，薛忠营，王曦，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，上海新傲科技股份有限公司，
类型：发明
国别省市：