一种深沟槽大功率P型MOS器件制造技术

本实用新型专利技术涉及一种深沟槽大功率Ｐ型ＭＯＳ器件。这种ＭＯＳ器件在俯视平面上，中心区设有并联单胞组成的阵列，单胞阵列的外围设有终端保护结构，终端保护结构由位于内圈的至少一个保护环和位于外圈的一个截止环组成，由于保护环和截止环均采用沟槽型导电多晶硅，在器件制造过程中，单胞栅电极引线采用直接在沟槽多晶硅上开孔引线，因此与现有普通平面式场板结构的深沟槽大功率ＭＯＳ器件制造方法相比，在不影响器件性能的前提下，减少了两块光刻版及相应工艺，大大降低制造成本。同时，采用一次磷注入，然后再采用一次硼注入以及配套的退火工艺来调节导电多晶硅电阻，大大降低栅极和源极间的漏电流，并且保证了在不增加Ｎ阱浓度的前提下获得合理的阈值电压。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种大功率MOS器件，特别涉及一种深沟槽大功率P型 MOS器件。这种MOS器件采用沟槽导电多晶硅保护环和沟槽导电多晶硅截 止环的结构设计，可以在不影响器件性能(如特征导通电阻(SpecificRdson)、 耐压、器件电容等)的前提下减少光刻版数量，从而降低器件的制造成本。
技术介绍
现代深沟槽大功率器件的基本要求是能够耐高压且大电流工作。其中，深 沟槽MOSFET通常是通过并联大量的沟槽MOS单胞以实现大电流工作。但 是，对于高压深沟槽MOSFET来说，位于器件中间的各并联单胞间的表面电 位大致相同，而位于边界(即终端)的单胞与衬底表面的电位却相差很大， 往往引起表面电场过于集中造成了器件的边缘击穿。因此为了保证大功率沟 槽MOSFET在高压下正常工作，通常需要在器件单胞边界处采取措施即终端 保护技术，来减小表面电场强度，提高大功率沟槽MOSFET的击穿电压。终 端保护结构一般由位于内圏的保护环和位于外圏的截止环组成，现有终端保 护结构通常采用平面型保护环结构，见图1所示。从图1可以看出保护环和 截止环的平面导电多晶硅16覆盖在场氧化隔离层15上，金属连线6从场氧 化隔离层15上的平面导电多晶硅16引出。该结构器件在制作场氧化隔离层 15时需要有源区光刻，且需增加场限环注入以及高温推结。在制作导电多晶 硅7时需要多晶硅光刻，同时因其为平面型结构，也占用了较大面积，芯片 成本较高。按照这种要求制作深沟槽型大功率MOS器件，目前需要使用七块 光刻版，并按以下工艺流程来完成第一步，场氧化层成长；第二步，有源区光刻/刻蚀(光刻版l);第三步，硬掩膜生长(光刻版2); 第四步，深沟槽刻蚀；第五步，栅氧化/多晶硅淀积/多晶硅阻值调整；第六步，多晶光刻/刻蚀(光刻版3);第七步，N阱层注入；第八步，源极光刻(光刻版4);第九步，层间介质淀积；第十步，孔光刻/刻蚀(光刻版5);第十一步，铝金属淀积/光刻/刻蚀(光刻版6); 第十二步，钝化层淀积/光刻/刻蚀(光刻版7)。另一方面，随着深沟槽大功率MOS技术日趋成熟，市场竟争日趋激烈， 因此如何在保证器件性能的前提下降低制造成本已成为本领域技术人员普遍 关注的问题。提高集成度(即提高单位面积里单胞个数)和减少光刻次数均 可以降低器件的制造成本，其中，提高集成度主要通过缩小单胞间距(Pitch) 来实现，然而缩小单胞间距(Pitch)主要受制于光刻机的对位能力以及结形貌的 控制。目前国内外单胞间距(Pitch)的大批量生产能力能达到1.2um 1.7um，与 之对应的沟槽尺寸为0.4um,步进光刻机对位精度要求为+/-0.121 11,0.9 1.111111 单胞间距(Pitch)工艺正在开发之中，再向下延伸，将受到光刻机工艺极限的限 制，同时存在器件电容增大，导致器件开关速度降低等难题。减少光刻版数 可以在不影响器件性能的前提下，降低制造成本。这是本技术着重研究 的问题。
技术实现思路
本技术提供一种深沟槽大功率P型MOS器件，其目的是要在保证不 影响器件性能(如特征导通电阻(Specific Rdson)、耐压和器件电容等)的前版，从而降低器件的制造成本。 ,'' ；' 为达到上述目的，本技术MOS器件采用的技术方案是 一种深沟槽 大功率P型MOS器件，在俯视平面上，中心区由并联的单胞组成阵列，单胞 阵列的外围设有终端保护结构；所述阵列内单胞通过沟槽导电多晶硅而并联 成整体，终端保护结构由位于内團的至少一个保护环和位于外圏的一个截止 环组成；其创新在于N阱层存在于整个终端保护区域；在截面上保护环采用沟槽结构，沟槽位于轻掺杂N阱层，其深度伸入N阱 层下方的轻掺杂P型外延层，沟槽壁表面生长有绝缘栅氧化层，沟槽内淀积 有导电多晶珪，沟槽顶部的槽口由绝缘介质覆盖，以此构成沟槽型导电多晶 硅浮置场板结构的保护环；在截面上截止环采用沟槽结构，该沟槽宽度大于单胞的沟槽宽度，沟槽位 于轻掺杂N阱层，其深度伸入N阱层下方的轻掺杂P型外延层，沟槽壁表面 生长有绝缘栅氧化层，沟槽内淀积有导电多晶硅，沟槽顶部设置金属连线， 沟槽外侧为N阱层或者上方带P +注入区的N阱层，该金属连线将沟槽内的 导电多晶硅与沟槽外侧的N阱层连接成等电位，或者将沟槽内的导电多晶硅同时与沟槽外侧的P +注入区及N阱层连接成等电位，沟槽顶部的槽口由绝 缘介质覆盖，以此构成沟槽型导电多晶硅的截止环。 上述技术方案中的有关内容解释如下1、 上述方案中，为了配合保护环和截止环的设计，达到节省一块多晶硅 光刻的目的，单胞栅电极引线直接从沟槽导电多晶硅上的引线结构，具体为 单胞阵列的沟槽导电多晶硅向保护环与单胞阵列之间的区域延伸，延伸端为 一个直径大于沟槽宽度的圆形引线终端，或者顶角连线大于沟槽宽度的多边 形引线终端，栅电极引线孔开设在该引线终端位置上，使金属连线直接与沟 槽导电多晶硅相连。2、 上述方案中，所述沟槽型浮置场板结构保护环和截止环作用机理是N 阱层存在于整个终端保护区域，沟槽保护环将其隔离，当该器件正常偏置时(漏极加上负向电压，源极接地)时，最大电场点，即电力线最密区存在于 主结(最外侧单胞N阱/P-外延层所组成的PN结)与其相对应的单胞沟槽的 交叉处。除了源极到漏极的纵向电场外，还有从单胞方向到器件最外侧的电 场。当主结反偏电压之值大到使耗尽区扩展到沟槽保护环时，沟槽保护环电 子流入到主结，使该保护环由电中性变成带正电荷，该正电荷分布在保护环 沟槽一侧(靠近单胞)的一个表面薄区内，正电荷在表面产生的电场在主结 到保护环的区域中与原有电场方向(从单胞方向到器件最外侧)相反，因此 使该区域，尤其主结与沟槽的交叉处的电场减弱。沟槽保护环外侧区域则正 好相反。由于电力线都会汇集到截止环，截止环采用宽度较大的沟槽，起到 稀释电力线的作用，达到提高击穿电压的效果；同时在截止环制作过程中， 在接触孔蚀刻完毕后有一次较高浓度磷注入，使得金属连线与N阱和导电多 晶形成良好接触，沟槽导电多晶硅和N阱区等电位，因而在它侧面(垂直面) 不会形成反型层，而且它可收集Si02表面沾污的正离子，而这些正离子也是 引起表面反型的因素，所以截止环还有提高表面稳定性的作用。由于上述技术方案运用，本技术与现有技术相比具有下列优点和效果1、 本技术的MOS器件保护环和截止环场板均采用沟槽型导电多晶 硅，无需形成场氧隔离层，节省一块有源区光刻版。相比较平面型多晶硅场 板结构，还节约了面积，提高了集成度，降低了制造成本。2、 为了达到节省一块多晶硅光刻版的目的，除了采用沟槽多晶硅场板， 本技术还对截止环和单胞栅电极引线进行改进，均采用沟槽多晶硅上方直接开孔引线的金属互联结构。而现有技术，见图2所示，由于单胞阵列中 沟槽型导电多晶硅7顶部设有延伸的平面导电多晶硅16，在制作平面导电多 晶硅16时需要增加多晶硅光刻版。因此，本技术的MOS器件结构总共 可以节约两块光刻版，降低生产成本。3、现将本技术器件制造方法与现有制造方法对比如下:<table>table see original document page 6</column></row><tab本文档来自技高网...

【技术保护点】
一种深沟槽大功率Ｐ型ＭＯＳ器件，在俯视平面上，中心区由并联的单胞组成阵列，单胞阵列的外围设有终端保护结构；所述阵列内单胞通过沟槽导电多晶硅而并联成整体，终端保护结构由位于内圈的至少一个保护环和位于外圈的一个截止环组成，其特征在于：Ｎ 阱层存在于整个终端保护区域；在截面上保护环采用沟槽结构，沟槽位于轻掺杂Ｎ阱层，其深度伸入Ｎ阱层下方的轻掺杂Ｐ型外延层，沟槽壁表面生长有绝缘栅氧化层，沟槽内淀积有导电多晶硅，沟槽顶部的槽口由绝缘介质覆盖，以此构成沟槽型导电多晶硅浮置场 板结构的保护环；在截面上截止环采用沟槽结构，该沟槽宽度大于单胞的沟槽宽度，沟槽位于轻掺杂Ｎ阱层，其深度伸入Ｎ阱层下方的轻掺杂Ｐ型外延层，沟槽壁表面生长有绝缘栅氧化层，沟槽内淀积有导电多晶硅，沟槽顶部设置金属连线，沟槽外侧为Ｎ阱层或者 上方带Ｐ＋注入区域的Ｎ阱层，该金属连线将沟槽内的导电多晶硅与沟槽外侧的Ｎ阱层连接成等电位，或者将沟槽内的导电多晶硅同时与沟槽外侧的Ｐ＋注入区及Ｎ阱层连接成等电位，沟槽顶部的槽口由绝缘介质覆盖，以此构成沟槽型导电多晶硅的截止环。

【技术特征摘要】
1、一种深沟槽大功率P型MOS器件，在俯视平面上，中心区由并联的单胞组成阵列，单胞阵列的外围设有终端保护结构；所述阵列内单胞通过沟槽导电多晶硅而并联成整体，终端保护结构由位于内圈的至少一个保护环和位于外圈的一个截止环组成，其特征在于N阱层存在于整个终端保护区域；在截面上保护环采用沟槽结构，沟槽位于轻掺杂N阱层，其深度伸入N阱层下方的轻掺杂P型外延层，沟槽壁表面生长有绝缘栅氧化层，沟槽内淀积有导电多晶硅，沟槽顶部的槽口由绝缘介质覆盖，以此构成沟槽型导电多晶硅浮置场板结构的保护环；在截面上截止环采用沟槽结构，该沟槽宽度大于单胞的沟槽宽度，沟槽位于轻掺杂N阱层，其深度伸入N阱层下方的轻掺杂P型外延层，沟槽...

【专利技术属性】
技术研发人员：朱袁正，秦旭光，
申请(专利权)人：苏州硅能半导体科技股份有限公司，
类型：实用新型
国别省市：32[中国|江苏]