一种低导通电阻功率MOS场效应晶体管制造技术

本实用新型专利技术公开一种低导通电阻功率MOS场效应晶体管，其复合掺杂层的中央区域具有一N型中掺杂区，复合掺杂层位于N型中掺杂区两侧区域分别具有左P型基区和右P型基区，左P型基区和右P型基区各自上部远离N型中掺杂区的区域分别设置有左N型重掺杂源极区和右N型重掺杂源极区，从而在左P型基区和右P型基区各自上部靠近N型中掺杂区的区域形成P型凸起部，左P型基区和右P型基区的各自P型凸起部上方分别设置有左栅极层、右栅极层，此左栅极层、右栅极层分别与P型凸起部之间通过二氧化硅层隔离。本实用新型专利技术的一种低导通电阻功率MOS场效应晶体管大大降低了JFET区的电阻，实现器件的低阻化和降低了器件的发热量。化和降低了器件的发热量。化和降低了器件的发热量。

【技术实现步骤摘要】
一种低导通电阻功率MOS场效应晶体管


[0001]本技术涉及MOSFET器件
，尤其涉及一种低导通电阻功率MOS场效应晶体管。

技术介绍

[0002]近年来，节能和减排成为电子信息
的重要发展方向，引领了对高能效和高可靠性的MOSFET（Metal Oxide Semiconductor Field Effect Transistor，金属
‑
氧化物半导体场效应管）功率器件的大量需求。
[0003]功率MOS场效应晶体管，即MOSFET，其原意是：MOS（Metal Oxide Semiconductor金属氧化物半导体），FET（Field Effect Transistor场效应晶体管），即以金属层（M）的栅极隔着氧化层（O）利用电场的效应来控制半导体（S）的场效应晶体管。
[0004]但是，现有的MOS场效应晶体管在使用时会产生大量热量，影响器件的正常工作。为此，本技术提供一种低导通电阻功率MOS场效应晶体管。

技术实现思路

[0005]本技术的目的是提供一种低导通电阻功率MOS场效应晶体管，该功率MOS场效应晶体管大大降低JFET区的电阻，实现器件的低阻化和降低了器件的发热量。
[0006]为达到上述目的，本技术采用的技术方案是：一种低导通电阻功率MOS场效应晶体管，包括：位于硅片下部的重掺杂N型漏极层、位于硅片中部的N型轻掺杂外延层和位于硅片上部的复合掺杂层，此复合掺杂层的中央区域具有一N型中掺杂区，所述复合掺杂层位于N型中掺杂区两侧区域分别具有左P型基区和右P型基区；
[0007]所述左P型基区和右P型基区各自上部远离N型中掺杂区的区域分别设置有左N型重掺杂源极区和右N型重掺杂源极区，从而在所述左P型基区和右P型基区各自上部靠近N型中掺杂区的区域形成P型凸起部，所述左P型基区和右P型基区的各自P型凸起部上方分别设置有左栅极层、右栅极层，此左栅极层、右栅极层分别与P型凸起部之间通过二氧化硅层隔离。
[0008]上述技术方案中进一步改进的方案如下：
[0009]1、上述方案中，所述N型中掺杂区的高度大于左P型基区和右P型基区的高度，通过将栅极分为左栅极层、右栅极层的构造，以及在原来传统结构的JFET区，通过离子注入形成N型的中高掺杂区，减低JFET区的导通电阻，进一步降低器件整体导通电阻。
[0010]2、上述方案中，所述左N型重掺杂源极区与左P型基区的深度比为4~6：10，左N型重掺杂源极区与左P型基区的有效深度比有利于器件导通时，减少电子的有效路径。
[0011]3、上述方案中，所述右N型重掺杂源极区与右P型基区的深度比为4~6：10，右N型重掺杂源极区与右P型基区的有效深度比有利于器件导通时，减少电子的有效路径。
[0012]由于上述技术方案的运用，本技术与现有技术相比具有下列优点：
[0013]本技术的一种低导通电阻功率MOS场效应晶体管，其复合掺杂层位于N型中掺
杂区两侧区域分别具有左P型基区和右P型基区，左P型基区和右P型基区各自上部远离N型中掺杂区的区域分别设置有左N型重掺杂源极区和右N型重掺杂源极区，从而在左P型基区和右P型基区各自上部靠近N型中掺杂区的区域形成P型凸起部，左P型基区和右P型基区的各自P型凸起部上方分别设置有左栅极层、右栅极层，此左栅极层、右栅极层分别与P型凸起部之间通过二氧化硅层隔离，采用2个栅极层且在用2个栅极层之间为N型中掺杂区，N型中掺杂区上方没有栅极，有利于提高N型中掺杂区中的电子浓度，进而大大降低了JFET区的电阻，实现器件的低阻化和降低了器件的发热量。
附图说明
[0014]附图1为本技术实施例一种低导通电阻功率MOS场效应晶体管的结构示意图。
[0015]以上附图中：1、硅片；2、重掺杂N型漏极层；3、N型轻掺杂外延层；4、复合掺杂层；5、N型中掺杂区；61、左P型基区；62、右P型基区；71、左N型重掺杂源极区；72、右N型重掺杂源极区；8、P型凸起部；91、左栅极层；92、右栅极层；10、二氧化硅层。
具体实施方式
[0016]在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
[0017]实施例1：一种低导通电阻功率MOS场效应晶体管，包括：位于硅片1下部的重掺杂N型漏极层2、位于硅片1中部的N型轻掺杂外延层3和位于硅片1上部的复合掺杂层4，此复合掺杂层4的中央区域具有一N型中掺杂区5；
[0018]所述复合掺杂层4位于N型中掺杂区5两侧区域分别具有左P型基区61和右P型基区62，所述左P型基区61和右P型基区62各自上部远离N型中掺杂区5的区域分别设置有左N型重掺杂源极区71和右N型重掺杂源极区72，从而在所述左P型基区61和右P型基区62各自上部靠近N型中掺杂区5的区域形成P型凸起部8；
[0019]所述左P型基区61和右P型基区62的各自P型凸起部8上方分别设置有左栅极层91、右栅极层92，此左栅极层91、右栅极层92分别与P型凸起部8之间通过二氧化硅层10隔离。
[0020]上述N型中掺杂区4的高度大于左P型基区61和右P型基区62的高度。
[0021]上述左N型重掺杂源极区71与左P型基区61的深度比为5.5：10。
[0022]上述右N型重掺杂源极区72与右P型基区62的深度比为5.5：10。
[0023]上述N型轻掺杂外延层3的厚度为重掺杂N型漏极层2的厚度的3倍。
[0024]实施例2：一种低导通电阻功率MOS场效应晶体管，包括：位于硅片1下部的重掺杂N型漏极层2、位于硅片1中部的N型轻掺杂外延层3和位于硅片1上部的复合掺杂层4，此复合
掺杂层4的中央区域具有一N型中掺杂区5，所述复合掺杂层4位于N型中掺杂区5两侧区域分别具有左P型基区61和右P型基区62；
[0025]所述左P型基区61和右P型基区62各自上部远离N型中掺杂区5的区域分别设置有左N型重掺杂源极区71和右N型重掺杂源极区72，从而在所述左P型基区61和右P型基区62各自上部靠近N型中掺杂区5的区域形成P型凸起部8；
[0026]所述左P型基区61和右P型基区62的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低导通电阻功率MOS场效应晶体管，其特征在于：包括：位于硅片（1）下部的重掺杂N型漏极层（2）、位于硅片（1）中部的N型轻掺杂外延层（3）和位于硅片（1）上部的复合掺杂层（4），此复合掺杂层（4）的中央区域具有一N型中掺杂区（5），所述复合掺杂层（4）位于N型中掺杂区（5）两侧区域分别具有左P型基区（61）和右P型基区（62）；所述左P型基区（61）和右P型基区（62）各自上部远离N型中掺杂区（5）的区域分别设置有左N型重掺杂源极区（71）和右N型重掺杂源极区（72），从而在所述左P型基区（61）和右P型基区（62）各自上部靠近N型中掺杂区（5）的区域形成P型凸起部（8），所述左P型基区（61）和右P型基区（6...

【专利技术属性】
技术研发人员：陆佳顺，钱叶华，杨洁雯，
申请(专利权)人：苏州硅能半导体科技股份有限公司，
类型：新型
国别省市：