一种混合半导体功率器件，它具有多元的闭合的功率晶体管单元，其每一单元均由实际上构成一个闭合单元的第一个与第二个沟槽栅极围绕着，它还具有多元的包含两个实际上平行的沟槽栅极的条状单元，这两个平行的沟槽栅极构成一个实际上被拉长的条状单元，在其中，闭合单元与条状单元构成共同享用沟槽栅极的相邻单元，这些被共用的沟槽栅极安置在它们之间作为其公共边界的沟槽栅极。该闭合的ＭＯＳＦＥＴ单元还具有一个实际上安置在该闭合单元中心部位的源极接触，其中那些沟槽栅极与该源极接触保持有一个临界尺寸（ＣＤ）的距离。
【技术实现步骤摘要】
本专利技术一般所涉及到的是功率半导体器件的单元构造，器件结构与制作过程。更细地说，本专利技术将介绍一种新的改进的单元构造，器件结构以及用于制作通过减小栅极至源的接触临界尺寸(CD)的要求而使之具有改进的更高的单元密度的沟槽半导体功率器件的改进的制作方法。
技术介绍
由于半导体功率器件单元密度的增大，一些临界尺寸(CD)，例如，接触与沟槽之间的距离，将会成为限制因素。特别是，在接触与沟槽之间的距离要求应能防止栅极与源极之间电短路。在一个沟槽金属氧化物半导体场效应晶体管(MOSFET)单元中，当应用非自定位加工过程来制作沟槽与源极接触时，就必须提供一个失调公差，以保证在沟槽栅极与源极接触之间不会发生接触。然而，当应用在沟槽栅极与源极接触之间的较大距离以容许可能发生的失调时，则该半导体功率器件的单元密度就会限制于每平方英寸6亿个单元(600M/in2)左右。更具体地说，本专利申请人于2005年6月6日就登记了另一个专利申请书11/147,075，通过减小源极接触的距离以使单元密度得以改进。在图1A与图1B中示出了一种改进的MOSFET器件的结构，其中源极接触间的距离，通过把源极接触45放置于在氧化物层35中开出的源极-基体接触沟槽之内，而得到了减小。如图1B所示，该源极-基体接触沟槽45伸延于基体区域25之中，这样既接触源区域30也接触基体区域25以提供改良的更可靠的电接触。不过，由于有失调的影响，源基体接触沟槽45开得必须与沟槽栅极20具有最小的临界尺寸(CD)40以上的距离，以防止在该源极接触与栅极20之间发生意外的电接触。这样，对该最小临界尺寸(CD)的要求，就限制了进一步减小单元的尺寸。如图1A与图1B所示，即使在MOSFET器件的源极接触之间的距离被减小了，单元的密度仍然近似地被限制在每平方英寸6亿个单元(600M/in2)。由于此临界尺寸要求保持源基体接触沟槽0与沟槽栅极20之间的最小距离，就很难更进一步增大单元密度。因此，在半导体器件的制作工艺中，特别是对于沟槽功率MOSFET的设计和制作，仍然需要提供一种新的单元构造、器件结构与制作方法以能解决这些难题和设计局限。具体地说，就是期望在能维持低的栅极电阻的同时还进而能够克服以上所述的问题与困难，以致能达到进一步提高沟槽半导体功率器件的单元密度。
技术实现思路
因此，本专利技术的一个目的就是要提供一个新的改进的半导体功率器件结构，例如，一个包含有混合单元的MOSFET器件。这些混合单元是用闭合的MOSFET单元与条状MOSFET单元实现的，这些闭合的MOSFET单元由带有沟槽源基体接触的沟槽栅极围绕着，而此沟槽源基体接触则安置于中央，以符合能维持在沟槽栅极与源极接触间的最小距离的临界尺寸的要求。这些条状MOSFET单元构成为被拉长的单元，且有沟槽栅极伸延于这些单元的两侧却不具有源极接触，同时仍提供电流传导作用，以至既显着增大了单元密度又减小了源至漏极的电阻。这样，上述的那些局限性，用本专利技术披露的混合单元结构即获解决。本专利技术的另一个方面，是一个包含有许多闭合的MOSFET单元与条状MOSFET单元的组合，同时用把源极接触塞填充于源极-基体接触沟槽的办法，使单元密度增大到2.5G/in2(每平方英寸25亿个单元)，且漏极至源的电阻近似地由0.4欧姆减小0.3到欧姆。本专利技术的另一个方面，则是通过使用一个特殊的基体注入光罩阻挡住了基体杂质进入到条状单元之内构成的作为AccuFET(积累模式场效应晶体管)单元的条状单元而进一步减小了电阻。简要地说，在一个被推荐的方案中，本专利技术披露了一个混合半导体功率器件，该器件包含许多个闭合的功率晶体管单元，其每一个都由实际上构成一个闭合单元的第一个与第二个沟槽栅极围绕着；该器件还包含许多个实际是两个平行的沟槽栅极的条状单元，而此两个平行栅极实际组成了一个被拉长的条状单元，其中，闭合单元与条状单元组成了共用沟槽栅极的邻接单元，而这些沟槽栅极则是分布于它们之间的作为共用边界的沟槽栅极。在一个被推荐的方案中，其闭合的MOSFET单元还包含一个实际上安置在该闭合单元中心部位的源极接触，其中沟槽栅极与此源极接触保持一临界尺寸(CD)的距离。在一个被推荐的方案中，该源极接触还进而组成一个包含一源极接触塞的沟槽源极接触，该源极接触塞充填于在一覆盖着该闭合单元的绝缘层中开出的源极-基体接触沟槽之内，而此源-基体接触沟槽伸延到在该绝缘层下面的一个源区域以及一个在该源区域之下伸延于该闭合单元的第一与第二沟槽栅极之间的基体区域之内。在一个被推荐的方案中，该半导体功率器件还包含一个安置在基体区域之下用于传输源至漏极电流的漏极电极。在一个被推荐的方案中，该半导体功率器件还包含一个安置在该绝缘层上的源金属层并且与源极接触塞实现电接触。在一个被推荐的方案中，该源极接触塞还包含一个围绕着一个作为源极-基体接触金属的钨芯的Ti/TiN的阻挡层。在一个被推荐的方案中，该半导体功率器件还包含一个安置在上部表面上的薄的电阻衰减导电层，它覆盖着该绝缘层并接触于该源极接触塞，由此使该电阻衰减导电层具有较该接触金属塞的顶部表面还要大些的面积，以减小源极-基体的电阻。在一个被推荐的方案中，该混合半导体功率器件还包含一个N-沟道MOSFET单元。在一个被推荐的方案中，该混合半导体功率器件还包含一个P-沟道MOSFET单元。在一个被推荐的方案中，该条状单元还包含一个条状AccuFET单元。本专利技术还进而披露一个制作一种混合半导体功率器件的方法，该方法包含一个步骤构成许多闭合的功率晶体管单元，其每一单元均由第一个与第二个实际上组成一个闭合单元的沟槽栅极围绕着，并且还构成许多包含两个实际上平行的沟槽栅极的条状单元，这两个实际上平行的沟槽栅极实际上组成一个被拉长的条状单元，其中的那些闭合单元与条状单元被制作成共用着那些分布在它们彼此之间的作为共同边界沟槽栅极的邻接单元。该方法还包含一个步骤把一个源极接触实际上安置在该闭合单元的中心部位，并使沟槽栅极与该源极接触保持一个临界尺寸(CD)的距离。在一个被推荐的方案中，还包含一个步骤在覆盖着该闭合半导体功率器件的一绝缘层中开出一个源极-基体接触沟槽，以此把一个源极接触实际上安置在该闭合单元的中心部位，并把该源极-基体接触沟槽伸延到该绝缘层下面的源区域以及在该源区域之下的基体区域内，且在该源基体接触沟槽中充填以一个源极接触塞。该方法还包含一个步骤在该基体区域之下安置一个漏极电极以传送从源至漏极的电流。该方法进而还包含一个步骤，在该绝缘层之上安置一个源金属层并使之与源极接触塞有电接触。在一个被推荐的方案中，以一个源极接触塞充填该源基体接触沟槽的步骤还进而包含一个以围绕着一个钨芯的Ti/TiN的阻挡层充填源基体接触沟槽的步骤。在一个被推荐的方案中，该方法还包含一个步骤，在覆盖着该绝缘层的上表面上安置一个薄的电阻衰减导电层并接触该源极接触塞，由此该电阻衰减导电层具有较该接触金属塞的上表面更为大些的面积以减小源极-基体的电阻。在一个被推荐的方案中，还包含一个步骤，把该混合半导体功率器件制作为一个N-沟道的MOSFET单元。在一个被推荐的方案中，还包含一个把该混合半导体功率器件制作为一个P-沟道的MOSFET单元的步骤。在一个被推荐的方案中，还包本文档来自技高网...
【技术保护点】
一个混合金属氧化物半导体场效应晶体管（ＭＯＳＦＥＴ）器件，它包含：一个由实际组成一长方形单元的第一个与第二个沟槽栅极围绕着的闭合的ＭＯＳＦＥＴ单元，以及上述的第一个与第二个沟槽栅极从那里进一步伸延为用于构成相邻的被拉长的ＭＯＳＦＥＴ单元的实际上是平行的第一个与第二个被伸延的沟槽栅极。
【技术特征摘要】
US 2005-9-11 11/223,6211.一个混合金属氧化物半导体场效应晶体管(MOSFET)器件，它包含一个由实际组成一长方形单元的第一个与第二个沟槽栅极围绕着的闭合的MOSFET单元，以及上述的第一个与第二个沟槽栅极从那里进一步伸延为用于构成相邻的被拉长的MOSFET单元的实际上是平行的第一个与第二个被伸延的沟槽栅极。2.在权利要求1的MOSFET器件之中上述的闭合的MOSFET单元进而包含一个实际上安置于上述的长方形中心部位的源极接触，其中上述的第一个与第二个沟槽栅极对上述的源极接触保持一个临界尺寸(CD)的距离。3.在权利要求2的MOSFET器件之中上述的源极接触进而组成一个包含有一个源极接触塞子的沟槽源极接触，该源极接触塞充填于在覆盖着上述的闭合的MOSFET单元的绝缘层中开出的一个源-基体接触沟槽之内，且上述的源-基体接触沟槽进一步被伸延到上述的绝缘层之下的源区域与一个在上述的源区域之下伸延在上述的闭合的MOSFET单元的上述的第一个与第二个沟槽栅极之间的基体区域之内。4.权利要求2的MOSFET器件进而包含一个安置于上述基体区域之下用于传输源至漏极之电流的漏极电极。5.在权利要求1的MOSFET器件之中上述的条状单元进而包含一个条状的AccuFET单元。6.权利要求3的MOSFET器件进而包含一个安置在上述的绝缘层之上且电接触于上述源极接触塞的源金属层。7.在权利要求3的MOSFET器件之中该源极接触塞子进而包含一个围绕着一个作为源-基体接触金属的钨芯的Ti/TiN阻挡层。8.权利要求3的MOSFET器件进而包含一个安置于上部表面的薄的电阻衰减导电层，覆盖着上述的绝缘层并接触于上述的源极接触塞子，以此使上述的电阻衰减导电层具有较上述接触塞的上表面更大些的面积而可减小源-基体电阻。9.在权利要求3的MOSFET器件之中上述的被充填于所述源基体接触沟槽中的源极接触塞子包含一个实际为圆柱形的塞子。10.权利要求9的MOSFET器件还包含一个安置在上述电阻衰减层上面的厚的外部金属层以为有线或无线邦钉封装提供一接触层。11.在权利要求8的MOSFET器件之中所述的电阻衰减导电层包含一个钛(Ti)层。12.在权利要求8的MOSFET器件之中所述的电阻衰减导电层包含一个氮化钛(Ti/TiN)层。13.在权利要求10的MOSFET器件之中所述的外部厚金属层包含一个铝层。14.在权利要求10的MOSFET器件之中所述的外部厚金属层包含一个AlCu层。15.在权利要求10的MOSFET器件之中所述的外部厚金属层包含一个AlCuSi层。16.在权利要求10的MOSFET器件之中所述的外部厚金属层包含一...
【专利技术属性】
技术研发人员：谢福渊，
申请(专利权)人：谢福渊，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。