【技术实现步骤摘要】
本技术涉及高压集成电路中隔离结构，用以解决高低压区域间的电气隔离问题。
技术介绍
高压功率集成电路，通常是指将功率器件、逻辑控制电路及保护电路等集成在单一娃片上的电路。绝缘栅场效应管(IGBT, Insulator Gate Bipolar Transistor)因具有高电流能力、低导通压降的优势而被广泛用作功率集成电路的功率管。然而，体硅技术并不适合用于集成IGBT，因为IGBT存在电导调制效应，即在导通时大量的少子注入到漂移区，会向衬底注入载流子，进而影响芯片中其他电路的正常工作。绝缘体上硅(SOI，Silicon OnInsulator)中的埋氧层将有源区与衬底隔离，从而屏蔽衬底电荷对电路正常工作的影响。 所以绝缘体上硅材料被越来越多的应用于高压功率集成电路的设计中。如何解决横向隔离问题，是基于绝缘体上硅的高压功率集成电路设计的关键问题之一。对于采用厚膜SOI材料实现的高压集成电路，通常采用深槽隔离结构，深槽侧壁氧化层是主要的电压隔离结构。然而受工艺限制和出于散热问题考虑，侧壁氧化层不能做很厚。为了满足更的耐压要求，需要采用多深槽隔离结构。一方面，工艺要求...
【技术保护点】
一种基于绝缘体上硅的高压隔离结构，包括：P型衬底(10)，在P型衬底(10)上设有埋氧层(11)，在埋氧层(11)上方是N型外延层(12)，在N型外延层(12)上设有表面钝化层(13)，N型外延层(12)中设有高压电路区域(21)和低压电路区域(23)，高压电路区域(21)被多深槽隔离结构(50)所包围，低压电路区域(23)位于多深槽隔离结构(50)外侧，所述多深槽隔离结构(50)由2～20个深槽隔离结构组成，其特征在于，在表面钝化层(13)上设有高阻多晶硅场板，在高压电路区域(21)和低压电路区域(23)的N型外延层上分别电连接有高压区电极接触孔和低压区电极接触孔，在各个...
【技术特征摘要】
1.一种基于绝缘体上硅的高压隔离结构，包括p型衬底(10)，在P型衬底(10)上设有埋氧层(11)，在埋氧层(11)上方是N型外延层(12)，在N型外延层(12)上设有表面钝化层(13)，N型外延层(12)中设有高压电路区域(21)和低压电路区域(23)，高压电路区域(21)被多深槽隔离结构(50)所包围，低压电路区域(23)位于多深槽隔离结构(50)外侧，所述多深槽隔离结构(50)由2 20个深槽隔离结构组成，其特征在于，在表面钝化层(13)上设有高阻多晶硅场板，在高压电路区域(21)和低压电路区域(23)的N型外延层上分别电连接有高压区电极接触孔和低压区电极接触孔，在各个相邻的深槽隔离结构之间的N型外延层及各个深槽隔离结构上分别电连接有电极接触孔，所述高阻多晶硅场板的一端与高压区电极接触孔电连接，所述高阻多晶硅场板的另一端与低压区电极接触孔电连接，并且，所述高阻多晶硅场板按照由内向外的顺序依次与各个电极接触孔电连接。2.根据权利要求I所述的基于绝缘体上硅的高压隔离结构，其特征在于，设在表面钝化层(13)上的高阻多晶硅场板为高阻多晶硅场板(41)，所述多深槽隔离结构(50)由第一深槽隔离结构(50a)、第二深槽隔离结构(50b)及第三深槽隔离结构(50c)组成，所述第一深槽隔离结构(50a)与高压电路区域(21)相邻，所述第三深槽隔离结构(50c)与低压电路区域(23)相邻，所述第二深槽隔离结构(50b)位于第一深槽隔离结构(50a)与第三深槽隔离结构(50c)之间，在所述第一深槽隔离结构(50a)与第二深槽隔离结构(50b)之间的N型外延层(12)为第一中间区域(22a)，在所述第二深槽隔离结构(50b)与所述第三深槽隔离结构(50c)之间的N型外延层(12)为第二中间区域(22b)，设在高压电路区域(21)N型...
【专利技术属性】
技术研发人员：孙伟锋，祝靖，林颜章，钱钦松，陆生礼，时龙兴，
申请(专利权)人：东南大学，
类型：实用新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。