隔离结构以及半导体结构的形成方法技术

本发明专利技术涉及隔离结构以及半导体结构的形成方法。隔离结构的形成方法包括以下步骤：提供（110）晶面或（112）晶面的硅衬底并确定该硅衬底的[111]方向；通过湿法腐蚀所述硅衬底在所述硅衬底中形成第一沟槽，所述第一沟槽的延伸方向与[111]方向基本上垂直；利用第一绝缘材料填充所述第一沟槽以形成第一隔离结构；通过干法刻蚀所述硅衬底在所述硅衬底中形成第二沟槽，所述第二沟槽的延伸方向与所述第一沟槽的延伸方向垂直；利用第二绝缘材料填充所述第二沟槽以形成第二隔离结构。

【技术实现步骤摘要】

本专利技术总体上涉及半导体器件的形成方法，具体地说，涉及半导体器件中的隔离结构的形成方法。
技术介绍
现代半导体器件,例如金属氧化物半导体(Metal Oxide Semiconductor, M0S)器件，通常形成在半导体衬底(例如硅衬底)的表面上。半导体器件之间用隔离结构隔开。常见的隔离结构包括结隔离、局部娃氧化(Local Oxidation of Silicon, L0C0S)隔离和浅沟槽隔离(Shallow Trench Isolation, STI)等等。随着半导体器件工艺的不断发展，半导体器件的关键尺寸不断地按比例缩小，器件之间的隔离技术变得日益重要，因为隔离技术的好坏直接决定了整个电路的漏电特性、 击穿特性和闩锁效应。其中，对隔离技术的一项要求是在制造过程中不增加缺陷。半导体工艺进入深亚微米时代以后，浅沟槽隔离技术因其独特的优点而成为在半导体器件之间被广泛采用的隔离技术。STI结构通常是通过下述步骤形成的先通过干法刻蚀在衬底上形成沟槽，再利用化学气相沉积在沟槽中填入绝缘材料，之后，利用化学机械研磨去除沟槽及衬底表面上的绝缘材料使得沟槽表面平坦化。然而，随着半导体器件尺寸的进一步缩小，器件的宽度比器件的长度小得多，例如器件宽度甚至小到80 nm以下。图8a为一种MOS器件的剖视图，图Sb为图8a所示器件的顶视图。如图8b所示，可见，沿着器件的宽度方向来看，沿着图中所示横向的上下两个STI结构承载了栅极的两个端部。然而，在形成STI期间，形成沟槽的干法刻蚀选择比不高，很容易在沟槽侧壁中产生缺陷，并且还可能会在刻蚀沟槽中形成底切(undercut)。STI干法刻蚀在沟槽侧壁中产生的任何缺陷都可能对器件的栅极产生不利的影响。因此，需要一种改进的隔离技术来减少由于干法刻蚀在沟槽侧壁中产生的缺陷。
技术实现思路
本专利技术的目的在于提供一种隔离结构的形成方法，该方法能够减少由于STI干法刻蚀在沟槽侧壁中产生的缺陷，从而降低对器件栅极的不利影响。为了实现上述目的，本专利技术提供一种隔离结构的形成方法，所述隔离结构用于隔离至少一个隔离区，所述方法包括以下步骤 提供(I 10)晶面或(I 12)晶面的硅衬底； 通过湿法腐蚀在所述硅衬底上的第一方向上形成一个以上的第一沟槽； 利用第一绝缘材料填充所述第一沟槽以形成一个以上的第一隔离结构； 在所述硅衬底的第二方向上形成一个以上的第二沟槽； 利用第二绝缘材料填充所述第二沟槽以形成一个以上的第二隔离结构，所述第二隔离结构与第一隔离结构相接以形成所述隔离结构；其中，所述第一沟槽的一个侧壁的晶向与所述硅衬底的方向的夹角不超过3°。本专利技术还提供一种半导体结构的形成方法，所述方法包括以下步骤 执行根据本专利技术的隔离结构的形成方法来形成所述隔离结构； 在被所述隔离结构隔离的区域上形成一个以上的栅极，所述栅极的两个端部位于所述第一隔离结构上。与现有技术相比，本专利技术的优势在于 在本专利技术中，隔离结构形成在(110)晶面或(112)晶面的硅衬底上，并且通过湿法腐蚀所述硅衬底形成的第一沟槽的一个侧壁在所述硅衬底的(111)面上。众所周知，湿法腐蚀相比于干法刻蚀具有对器件造成的损伤小的优点，因此相比于干法刻蚀，利用湿法腐蚀形成第一沟槽将对沟槽侧壁造成较少的损伤，从而减少沟槽侧壁中出现的缺陷，降低对器件栅极的不利影响。 其次，由于采用KOH或TMAH等作为腐蚀剂的湿法腐蚀对硅衬底的(111)面具有高选择性，第一沟槽的其中一个侧壁位于所述硅衬底的(111)面上，因此可以较大程度上避免沟槽侧壁下面可能出现的底切，从而减小器件的漏电流，改善器件的性能。附图说明本专利技术的这些和其它特征和优点将通过以下参考附图的详细描述而变得明显，在附图中 图I是与根据本专利技术实施例的隔离结构的形成方法的中间步骤相对应的结构的剖视 图2a是与根据本专利技术实施例的隔离结构的形成方法的中间步骤相对应的结构的剖视 图2b是图2a所示结构的顶视 图3是与根据本专利技术实施例的隔离结构的形成方法的中间步骤相对应的结构的剖视 图4a是与根据本专利技术实施例的隔离结构的形成方法的中间步骤相对应的结构的剖视 图4b是图4a所示结构的顶视 图5a是与根据本专利技术实施例的隔离结构的形成方法的中间步骤相对应的结构的剖视 图5b是图5a所示结构的顶视 图6是与根据本专利技术实施例的半导体结构的形成方法的中间步骤相对应的结构的剖视 图7是根据本专利技术实施例的隔离结构的形成方法的流程图；以及图8是示出现有技术中具有STI结构的器件的示意图，其中图8a是该器件的剖视图，图Sb是图8a所示器件的顶视图。具体实施例方式现在将参考示出本专利技术的实施例的附图在下文中更全面地描述本专利技术的实施例。然而，本专利技术可以以许多不同的形式来具体实施并且不应该被解释为受限于本文所阐述的实施例。更确切地说，提供这些实施例是为了使该公开内容更彻底和完整，并且将向本领域技术人员全面地传达本专利技术的范围。遍及全文，相似的数字指代相似的元件。此外，附图中示出的各个层和区只是示意性的并且没有必要按比例绘制。因此本专利技术不限于附图中示出的相对大小、间距和对准。另外，正如本领域技术人员所认识的，本文提到的形成于衬底或其它层上的层可以指直接形成在衬底或其它层上的层，也可以指在衬底或其它层上形成的一个或多个居间层上的层。在本文中所使用的术语仅仅为了描述特定实施例的目的并且不意图限制本专利技术。如本文所使用的那样，单数形式“一”、“一个”和“该”意图也包括复数形式，除非上下文以其它方式明确指示。还将理解，当在本文使用术语“包括”和/或“包含”时，其指定所叙述的特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组群的存在或添加。除非以其它方式限定，本文所使用的所有术语(包括技术和科学术语)具有与如本专利技术所属领域的技术人员通常理解的含义相同的含义。还将理解本文所使用的术语应该被解释为具有与它们在该说明书的背景以及相关领域中的含义一致的含义，并且将不会以理 想化或过分形式的方式解释，除非在本文中明确如此限定。现在参考图I 一 5来描述根据本专利技术的实施例的隔离结构的形成方法。如图I所示，提供(110)晶面或(112)晶面的硅晶片作为半导体衬底1000，并确定该硅晶片的方向。在衬底1000上生长氧化物层1002作为垫氧化物层，例如可以是氧化硅层。然后在氧化物层1002上沉积氮化物层1004作为垫氮化物层，例如可以是氮化硅层。接着，在氮化物层1004上涂覆光致抗蚀剂层1005。接下来，对光致抗蚀剂层1005进行图案化以形成开口，所述开口的延伸方向与方向之间的夹角在87° - 90°的范围内(包括87。和90°)，即所述开口的延伸方向与方向基本上垂直，优选为垂直(这是因为，由于例如半导体加工工艺等可能会引起图形结构的偏差，导致在实际中所述开口的延伸方向可能不会完全垂直于方向，因此所述垂直为在当前半导体工艺所能够允许的误差范围内基本垂直)。利用被图案化的光致抗蚀剂层1005作为掩模，执行湿法腐蚀操作以去除所述开口下面的氮化物层1004、氧化物层1002和衬底1000的一部分，从而在衬底1000中形成沟槽1006，如图2a所示。之后，除去光本文档来自技高网...

【技术保护点】
一种隔离结构的形成方法，所述隔离结构用于隔离至少一个隔离区，所述方法包括以下步骤：提供（110）晶面或（112）晶面的硅衬底；通过湿法腐蚀在所述硅衬底上的第一方向上形成一个以上的第一沟槽；利用第一绝缘材料填充所述第一沟槽以形成一个以上的第一隔离结构；在所述硅衬底的第二方向上形成一个以上的第二沟槽；利用第二绝缘材料填充所述第二沟槽以形成一个以上的第二隔离结构，所述第二隔离结构与第一隔离结构相接以形成所述隔离结构；其中，所述第一沟槽的一个侧壁的晶向与所述硅衬底的[111]方向的夹角不超过3o。

【技术特征摘要】

【专利技术属性】
技术研发人员：尹海洲，朱慧珑，骆志炯，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：