用于隔离噪声的半导体密封环设计制造技术

本发明专利技术涉及一种用于隔离噪声的半导体密封环设计。一种半导体结构包括衬底层和连接衬底层的导电层。有源电路连接到导电层。密封环连接到导电层并通过组装隔离区域与有源电路隔离。电隔离区域位于导电层中并邻近组装隔离区域，其中该电隔离区域延伸至衬底层。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及一种用于隔离噪声的半导体密封环设计。一种半导体结构包括衬底层和连接衬底层的导电层。有源电路连接到导电层。密封环连接到导电层并通过组装隔离区域与有源电路隔离。电隔离区域位于导电层中并邻近组装隔离区域，其中该电隔离区域延伸至衬底层。【专利说明】用于隔离噪声的半导体密封环设计
本公开涉及半导体。特别地，本公开涉及改善密封环和有源电路之间的电隔离的半导体芯片(semiconductor die)布局。
技术介绍
集成电路常常用半导体制作。半导体集成电路设计可以是包括模拟电路和数字电路的混合信号有源电路设计。除了模拟电路和数字电路外，密封环可围绕有源电路以便为半导体提供机械支持以及防止有害的环境影响。
技术实现思路
本专利技术的一个方面涉及一种半导体结构，包括:衬底层；导电层，与所述衬底层连接；有源电路，与所述导电层连接；密封环，与所述导电层连接并通过组装隔离区域与所述有源电路分开；以及电隔离区域，位于所述导电层中且与所述组装隔离区域相邻，其中所述电隔离区域延伸至所述衬底层。上述半导体结构中，优选所述有源电路包括噪声敏感电路和噪声电路。上述半导体结构中，优选所述噪声敏感电路和所述噪声电路包括模拟电路和数字电路中的至少一种。上述半导体结构中，优选还包括电气隔离所述模拟电路和所述数字电路的有源隔离区域。上述半导体结构中，优选所述导电层包括P井。上述半导体结构中，优选所述电气隔离区包括浅沟槽隔离层和本地层，所述本地层与所述浅沟槽隔离层和所述衬底层连接。上述半导体结构中，优选所述本地层包括源自所述衬底层的本地氧化物(nativeoxide)。上述半导体结构中，优选所述电隔离区域包括浅沟槽隔离层和连接所述浅沟槽隔离层的井层(well layer)，其中所述井层延伸至所述衬底中。 上述半导体结构中，优选所述井层包括η井。上述半导体结构中，优选还包括井层和与所述井层连接的深井层，其中所述深井层延伸至所述衬底层中。上述半导体结构中，优选所述井层包括η井，而所述深井包括深η井。本专利技术的另一方面涉及一种半导体结构，包括:导电层；以及电隔离区域，位于所述导电层中，所述电隔离区域在有源电路和密封环之间电气断开所述导电层。上述半导体结构中，优选所述电隔离区域包括氧化物。上述半导体结构中，优选所述电隔离区域包括井。上述半导体结构中,优选所述井包括η井。上述半导体结构中，优选所述电隔离区域包括井和深井。本专利技术的又一方面涉及一种芯片，包括:衬底层；导电层，与所述衬底层连接，所述导电层包括电隔离区域；密封环，与所述导电层连接；以及有源电路，与所述导电层连接，所述有源电路通过所述电隔离区域与所述密封环电气隔离，其中所述电隔离区域与所述衬底连接。上述芯片中，优选所述有源电路包括噪声敏感电路和噪声电路。 上述芯片中，优选所述电隔离区域包括本地氧化物。上述芯片中，优选所述电隔离区域包括井。【专利附图】【附图说明】参考附图和以下描述可以更好地理解本创新。在附图中，相似的参考数字指代不同视图中相应的部分。图1示出半导体芯片的俯视图的示例。图2是一个示例的半导体芯片的截面。图3是另一个示例的半导体芯片的截面。图4是另一个示例的半导体芯片的截面。【具体实施方式】下面的讨论涉及半导体芯片。通常，半导体芯片是大批量地形成在半导体晶圆(wafer)上的集成电路。然后从晶圆上切割集成电路作为半导体芯片(die)。半导体芯片可以是层状结构，其中各个层提供特定的电气和物理特性以形成具有期望的功能的集成电路。形成在半导体材料上的集成电路可以为包括模拟电路或数字电路或这二者的有源电路。半导体芯片的各个层可以包括衬底。另外，半导体芯片可以包括导电层。具有衬底的导电层可具有对形成所需功能的电路有利的电气和物理特性。随着电路体积增大芯片区域缩小，改善的布局可在模拟电路和数字电路之间提供足够的隔离。在有密封环的半导体中，改善的布局可用于防止密封环允许噪声在模拟电路和数字电路之间耦合。图1示出当从上往下看时的一个示例半导体芯片，其示出半导体的各个区域。半导体芯片可包括有源电路110和密封环102。密封环102可作为诸如湿气、化学品或腐蚀性气体等的环境渗透剂的屏障围绕在有源电路110周围。密封环102还在芯片的锯切操作中作为机械屏障以帮助防止裂纹传播到有源电路110。密封环102可由交替的导电层和绝缘层组成。通孔可将导电层彼此连接，密封环可连接到衬底上。另外，有源电路110可连接到衬底，并可包括数字电路112和模拟电路114。在一些实例中，半导体芯片可包括有源电路区域，其中有源电路的一个区域与有源电路的另一个区域隔离。有源电路的隔离区域包括:各个电路可能不分享公共电气接地，以及电路彼此可能被高阻抗电气分离。例如当有源电路是具有模拟电路和数字电路的混合信号线路时，可能需要隔离。电路设计者可设计这样的混合信号电路以在模拟电路和数字电路之间提供充分的隔离。将模拟电路和数字电路隔离开是重要的，因为，作为一个例子，模拟电路可能是对杂散发射、噪声或其他外部信号敏感的噪声敏感电路。例如，数字电路可能是包含时钟信号和其他可能对模拟电路产生不利影响的噪声的噪声电路。为了防止数字电路对模拟电路造成有害影响，将数字电路与模拟电路隔离。因此，参考图1，数字电路112可通过有源隔离区域116与模拟电路114电气隔离。有源隔离区域116有助于阻止信号、噪声和数字电路112对模拟电路114的其他干扰的耦合，反之亦然。将数字电路112与模拟电路114隔离可包括将数字电路112与模拟电路114电气隔离。电气隔离包括数字电路112与模拟电路114不共用电气接地。为了将模拟电路和数字电路电气隔离，有源隔离区域116可包括本地层(native layer)，诸如二氧化硅的氧化物，或其他用于阻止有源隔离区域116中的p+p井注入(p+p-well implant)的材料，以帮助数字电路112与模拟电路114进行电气隔离。围绕有源电路110外围的是组装隔离区域(assembly isolation region)104。这可以是将有源电路110外围与密封环102分开的物理间隙。有源电路110和密封环之间的物理间隙可帮助阻止密封环102与有源电路的物理或电气连接。作为一个例子，组装隔离区域104的宽度可大约是6到10微米。密封环102可围绕组装隔离区域104外围。密封环102可提供机械支持并作为阻止湿气、化学品或腐蚀性气体等的环境渗透剂到达有源电路Iio的屏障。密封环102的最外围可以是划片槽(scribe line) 118，沿该划片槽将各个半导体芯片从半导体晶圆上切割掉。密封环102可作为在进行芯片切割操作时帮助阻止裂纹传播到有源电路110的机械屏障。图2示出当以截面200观察时一个示例的半导体芯片。除了有源电路110，半导体芯片还可包括密封环102。密封环102可由交替的导电层和绝缘层组成。通孔可将导电层彼此连接，密封环可连接到衬底202上。或者，密封环102可通过注入层206或通过注入层206和导电层204连接到衬底层202。例如，注入层206可以是P+注入层。根据半导体芯片所期望的特性类型，衬底层202和导电层204可具有不同的导电类型。例如，衬底层202可包括P型衬底而导电层204本文档来自技高网...

【技术保护点】
一种半导体结构，包括：衬底层；导电层，与所述衬底层连接；有源电路，与所述导电层连接；密封环，与所述导电层连接并通过组装隔离区域与所述有源电路分开；以及电隔离区域，位于所述导电层中且与所述组装隔离区域相邻，其中所述电隔离区域延伸至所述衬底层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：苏曼特·兰加纳森，肯特·查尔斯·奥尔特勒，万佑宏，
申请(专利权)人：美国博通公司，
类型：发明
国别省市：