【技术实现步骤摘要】
本专利技术涉及半导体结构,特别是一种使用包含至少两封闭护环(sealring)结构的应用于半导体晶片的双封闭护环结构。当集成电路的制程进入深次微米领域后,金属内连线的电阻-电容迟滞大幅提高,也因此影响集成电路的运算速率和存取速率。为了提高集成电路的集积密度,在线宽和线距都不宜提高的条件下,更换金属内连线和层间介电层的材质是最佳的选择。此外,在铜制程中为制作内连线或是介层窗,已发展称做双镶嵌(dual damascene)的方法,其包含涉及沟渠以及底层介层窗的制程。沟渠以及介层窗同时填入导电材质,因此同时形成内连线以及金属栓。有关双镶嵌的先前技术可以参阅Motorola公司Boeck;Bruce Allen等人在美国专利第5880018号所揭露的“Method for manufacturing a lowdielectric constant inter-level integrated circuit structure”。而在金属内连线方面,金属材质由原先的铝硅铜合金或铝铜合金换成铜金属,除了具有低电阻的特性外,更具有良好的抗震子迁移性和良好的抗应力性,除了可以提高元件的操作速率外,同时可以提升元件的可靠度;在另一方面,层间介电层则必须选择低介电常数(Low Dielectric Constant)的材质以取代原有的二氧化硅,以降低金属内连线之间的耦合电容。二氧化硅的介电常数约为4.2,因此必须选择介电常数小于4.2的介电质作为层间介电层,方可达到降低电阻-电容迟滞的功效,例如氟掺杂的二氧化硅(SiOF)、有机旋涂玻璃(HSQ)等等。另外一种有效 ...
【技术保护点】
一种应用于半导体晶片的双封闭护环结构,其特征是:至少包含: 半导体晶片,其内部包含元件及内部电路; 复数层介电层,位于上述半导体晶片之上; 可防止水气、氧气侵入的内侧封闭护环,位于该复数层介电层中,并位于该半导体晶片的外缘区域,封闭环绕上述元件及内部电路; 于晶片切割时阻挡外部应力以避免内部晶片结构被破坏的外侧封闭护环,位于该复数层介电层中,并位于该内侧封闭护环的外侧。
【技术特征摘要】
1.一种应用于半导体晶片的双封闭护环结构,其特征是至少包含半导体晶片,其内部包含元件及内部电路;复数层介电层,位于上述半导体晶片之上;可防止水气、氧气侵入的内侧封闭护环,位于该复数层介电层中,并位于该半导体晶片的外缘区域,封闭环绕上述元件及内部电路;于晶片切割时阻挡外部应力以避免内部晶片结构被破坏的外侧封闭护环,位于该复数层介电层中,并位于该内侧封闭护环的外侧。2.如权利要求1所述的应用于半导体晶片的双封闭护环结构,其特征是上述的复数层介电层包含低介电常数介电材质。3.如权利要求1所述的应用于半导体晶片的双封闭护环结构,其特征是上述的外侧封闭护环包含水平延伸导电层。4.如权利要求3所述的应用于半导体晶片的双封闭护环结构,其特征是上述外侧封闭护环的所述水平延伸导电层包含复晶硅、铜金属、铜合金、铝金属、铝合金、钨金属、钨合金等之一或任意组合。5.如权利要求1所述的应用于半导体晶片的双封闭护...
【专利技术属性】
技术研发人员:陈胜雄,蔡明兴,
申请(专利权)人:台湾积体电路制造股份有限公司,
类型:发明
国别省市:71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。