射频集成电路制造技术

本发明专利技术的实施例涉及可配置RFIC。在一个实施例中，提供一种包括一个或者多个可配置低噪声放大器电路的可配置射频集成电路（RFIC），所述一个或者多个可配置低噪声放大器电路中的每个可配置低噪声放大器电路在以下拓扑之间可配置：内部输入阻抗匹配拓扑，在内部输入阻抗匹配拓扑中，相应低噪声放大器电路包括适于将相应低噪声放大器的输入阻抗与给定的输入匹配的一个或者多个内部输入阻抗匹配部件，该一个或者多个内部输入阻抗匹配部件位于相应低噪声放大器电路内部；以及与该内部输入阻抗匹配拓扑不同的拓扑。

Radio frequency integrated circuit

Embodiments of the present invention relate to configurable RFIC. In one embodiment, a comprises one or more configurable low noise amplifier circuit configurable RF integrated circuit (RFIC), wherein one or each of the plurality of configurable low noise amplifier circuit configurable low noise amplifier circuit can be configured in the following: the internal topology between input impedance topology matching, impedance matching topology inside, the corresponding low noise amplifier circuit includes, for the input impedance and given the corresponding low noise amplifier input one or more internal impedance matching components, the one or more internal input impedance matching components located inside the corresponding low noise amplifier circuit; and the internal input impedance matching topology of different topologies.

【技术实现步骤摘要】
【国外来华专利技术】
本申请涉及射频集成电路（RFIC）。具体地、但是非唯一地，本申请涉及可配置RFIC。
技术介绍
射频（RF）平台是包括用于音频、电源管理、无线电收发器等的若干集成电路（IC）的大量产品。IC可以给大规模生产的产品提供最佳经济数据，因为掩模成本是固定的，这造成单位成本随着制作的IC数目增加而减少。空中接口（OTA）性能对RF平台的能力进行定义。针对潜在客户，OTA性能以及单位成本是重要卖点并且可以是关键选择标准。OTA性能是天线性能以及RFIC和基带IC的能力的函数。通常，天线的尺寸与RF频率相反地缩放、即当波长增加时天线变得更大。在用户设备（UE）内，由于小外形产品，因此天线的尺寸是有限的，因此造成次优天线性能。因此，在1GHz以下的频率处平台性能会被降低，从而造成降低的上行链路/下行链路性能。当前技术的RFIC被设计用于在若干不同频带、例如全球移动通信系统（GSM）850、900、1800和/或1900、宽带码分多址（WCDMA）、高速分组接入（HSPA）和/或长期演进（LTE）频带1、2、3等操作。通常，在天线与RFIC之间放置有RF滤波器（或者在利用频分双工（FDD）的链路的情况下的双工滤波器）用于过滤掉不想要的无线电信号。由于不同上行链路/下行链路配置，有RF滤波器在其中具有明显插入损耗（IL）的若干频带。IL越大，接收器灵敏度将越低（噪声因数越高）。例如，WCDMA和LTE频带2和3具有窄双工频隙（在最高发送频率与最低接收频率之间的频率差）从而造成更高IL。由于在以上提到的频带中的接收器灵敏度相对更差，所以无线链路的范围更短。作为结果，网络设计变得更有挑战性并且更昂贵、例如需要更多基站。因此，从网络运营商的观点来看，良好的参考灵敏度水平是相关品质因数。在不久的将来，预计在RF接收器的低噪声放大器（LNA）级之前的IL由于频带间载波聚合（CA）而增加，所以需要更复杂前端模块（FEM）设计。另外，将延伸现有频带中的一些现有频带以覆盖甚至更宽带宽并且可能具有更窄双工距离（例如频带2+G块，上行链路：1910-1915MHz，下行链路：1990-1995MHz）。在这样的情况下，预计由于双工器和开关损耗而有附加损耗，并且由于有挑战性的双工和共存场景而需要附加滤波。更一般而言，需要有包括相对于滤波器模块和材料的成本优化。LNA通常是在RF接收器中的第一放大级。根据Friis等式，LNA设置接收器的最小噪声因数。低LNA噪声因数是关键参数，该参数确定整个收发器或者RF平台的参考灵敏度水平。LNA也是用于确定RFIC的输入阻抗的关键部分。需要与性能相匹配的足够的输入，因为如果LNA的输入未与某个输入阻抗恰好地匹配，则在LNA之前的RF滤波器的性能将下降。由于在LNA之前的RF滤波器通常具有固定频率范围，因此RFIC输入也将与特定频率匹配。取决于LNA结构，可能有需要利用片外匹配部件以设置与期望电平匹配的输入。取决于RFIC输入数目，外部匹配部件的计数可能变高、因此是一种昂贵而臃肿的解决方案。RFIC性能是在确定无线电平台性能时的关键因素。在RFIC内，正是LNA对最小可能噪声因数进行定义，该最小可能噪声因数部分地对参考灵敏度水平进行定义。因为有（例如网络运营商、原始设备制造商（OEM）等的）若干客户级别以及各自对于相同芯片组可能具有不同要求的不同移动设备产品，所以与RFIC的可配置性相匹配的灵敏度性能和输入是固定的，并且这造成次优平台设计。由于个别IC的成本在单元数目增加时缩减，所以针对不同客户和/或产品设计单独优化的IC在经济上并不明智。从上文可见当设计RFIC时有待考虑的多个不同设计因素并且同时适应这些因素中的一些或者所有因素可能证实有困难。因此有需要通过提供设计适应性来增强RFIC设计，该设计适应性包括改进的适应各种设计因素的方式。
技术实现思路
根据第一实施例，提供一种包括一个或者多个可配置低噪声放大器电路的可配置射频集成电路（RFIC），该一个或者多个可配置低噪声放大器电路中的每个可配置低噪声放大器电路在以下拓扑之间可配置：内部输入阻抗匹配拓扑，在内部输入阻抗匹配拓扑中，相应低噪声放大器电路包括适于将相应低噪声放大器的输入阻抗与给定的输入匹配的一个或者多个内部输入阻抗匹配部件，该一个或者多个内部输入阻抗匹配部件位于相应低噪声放大器电路内部；以及与该内部输入阻抗匹配拓扑不同的拓扑。在一些实施例中，在不同的拓扑中，相应低噪声放大器电路不包括一个或者多个内部输入阻抗匹配部件中的至少一个内部输入阻抗匹配部件。在一些实施例中，在不同的拓扑中，相应低噪声放大器电路不包括一个或者多个内部输入阻抗匹配部件中的任何内部输入阻抗匹配部件。在各实施例中，不同的拓扑包括部分外部匹配拓扑或者全外部匹配拓扑，其中需要一个或者多个外部部件、即在可配置RFIC外部的部件用于输入阻抗匹配。外部匹配部件被置于印刷线路板（PWB）等上的RFIC外部。可以根据客户的愿望来设计可配置RFIC。可以通过在内部输入阻抗匹配拓扑中配置RFIC中的一个或者多个LNA来提供成本效益以及高质量和高可靠性。可以通过在其中需要外部输入阻抗匹配部件的不同的拓扑中配置RFIC中的一个或者多个LNA来提供提高的灵敏度。各实施例因此提供用于对于单个RFIC设计权衡成本比对性能的能力。这造成一种更优工程设计和营销解决方案，因为可以使用相同RFIC来覆盖具有不同要求的多种产品。在一些实施例中，一个或者多个可配置低噪声放大器电路中的至少一个可配置低噪声放大器电路包括开关装置，该至少一个可配置低噪声放大器电路经由相应开关装置在内部输入阻抗匹配拓扑与不同的拓扑之一之间可配置。因此，可以根据电路的所需性能在内部输入阻抗匹配拓扑或者不同的拓扑中来配置电路。在一些实施例中，内部输入阻抗匹配拓扑包括电阻反馈低噪声放大器拓扑，并且不同的拓扑包括电感退化低噪声放大器拓扑。在一些实施例中，内部输入阻抗匹配拓扑包括共栅低噪声放大器拓扑，并且不同的拓扑包括电感退化低噪声放大器栅极拓扑。在一些实施例中，不同的拓扑包括电感退化低噪声放大器拓扑，并且内部输入阻抗匹配拓扑包括：阻抗匹配级，耦合到可配置低噪声放大器电路的输入，阻抗匹配级的输出提供用于阻抗匹配级的输入偏置电压；以及反馈级，耦合本文档来自技高网...

【技术保护点】
一种可配置射频集成电路（RFIC），包括一个或者多个可配置低噪声放大器电路，所述一个或者多个可配置低噪声放大器电路中的每个可配置低噪声放大器电路在以下拓扑之间可配置：内部输入阻抗匹配拓扑，在所述内部输入阻抗匹配拓扑中，相应低噪声放大器电路包括适于将所述相应低噪声放大器的输入阻抗与给定的输入匹配的一个或者多个内部输入阻抗匹配部件，所述一个或者多个内部输入阻抗匹配部件位于所述相应低噪声放大器电路内部；以及与所述内部输入阻抗匹配拓扑不同的拓扑。

【技术特征摘要】
【国外来华专利技术】2011.05.19 GB 1108444.9;2011.09.02 GB 1115183.4;201.一种可配置射频集成电路（RFIC），包括一个或者多个可配
置低噪声放大器电路，所述一个或者多个可配置低噪声放大器电路
中的每个可配置低噪声放大器电路在以下拓扑之间可配置：
内部输入阻抗匹配拓扑，在所述内部输入阻抗匹配拓扑中，相
应低噪声放大器电路包括适于将所述相应低噪声放大器的输入阻抗
与给定的输入匹配的一个或者多个内部输入阻抗匹配部件，所述一
个或者多个内部输入阻抗匹配部件位于所述相应低噪声放大器电路
内部；以及
与所述内部输入阻抗匹配拓扑不同的拓扑。
2.根据权利要求1所述的可配置RFIC，其中在所述不同的拓
扑中，所述相应低噪声放大器电路不包括所述一个或者多个内部输
入阻抗匹配部件中的至少一个内部输入阻抗匹配部件。
3.根据权利要求1或者2所述的可配置RFIC，其中在所述不
同的拓扑中，所述相应低噪声放大器电路不包括所述一个或者多个
内部输入阻抗匹配部件中的任何内部输入阻抗匹配部件。
4.根据权利要求1至3中的任一权利要求所述的可配置RFIC，
其中所述一个或者多个可配置低噪声放大器电路中的至少一个可配
置低噪声放大器电路包括开关装置，所述至少一个可配置低噪声放
大器电路经由所述相应开关装置在所述内部输入阻抗匹配拓扑与所
述不同的拓扑之一之间可配置。
5.根据权利要求1至4中的任一权利要求所述的可配置RFIC，
其中所述内部输入阻抗匹配拓扑包括电阻反馈低噪声放大器拓扑，
并且所述不同的拓扑包括电感退化低噪声放大器拓扑。
6.根据权利要求1至4中的任一权利要求所述的可配置RFIC，
其中所述内部输入阻抗匹配拓扑包括共栅低噪声放大器拓扑，并且
所述不同的拓扑包括电感退化低噪声放大器拓扑。
7.根据权利要求1至4中的任一权利要求所述的可配置RFIC，

\t其中所述不同的拓扑包括电感退化低噪声放大器拓扑，并且所述内
部输入阻抗匹配拓扑包括：
阻抗匹配级，耦合到所述可配置低噪声放大器电路的
输入，所述阻抗匹配级的输出为所述阻抗匹配级提供输入
偏置电压；以及
反馈级，耦合到所述阻抗匹配级的输出和电压源，所
述反馈级为所述阻抗匹配级提供补偿操作电压。
8.根据任一前述权利要求所述的可配置RFIC，其中所述一个
或者多个可配置低噪声放大器电路中的每个可配置低噪声放大器电
路包括公共输出端子，在所述内部输入阻抗匹配拓扑或者所述不同
的拓扑中配置时在所述公共输出端子提供所述相应可配置低噪声放
大器电路的输出信号。
9.根据任一前述权利要求所述的可配置RFIC，包括被布置用
于将所述一个或者多个可配置低噪声放大器电路中的至少一个可配
置低噪声放大器电路连接到射频（RF）前端模块的接口。
10.根据权利要求9所述的可配置RFIC，其中所述接口包括被
布置用于将所述一个或者多个可配置低噪声放大器电路中的至少第
一个可配置低噪声放大器电路连接到所述RF前端模块的第一RF频
带输出的至少第一输入连接。
11.根据权利要求10所述的可配置RFIC，其中所述接口包括
被布置用于将所述一个或者多个可配置低噪声放大器电路中的至少
第二个可配置低噪声放大器电路连接到所述RF前端模块的第二RF
频带输出的至少第二输入连接，其中所述第二RF频带不同于所述第
一RF频带。
12.根据权利要求9至11中的任一权利要求所述的可配置RFIC，
包括被布置用于将所...

【专利技术属性】
技术研发人员：J·J·埃基南，J·J·瑞基，J·K·考科武里，
申请(专利权)人：美国博通公司，
类型：发明
国别省市：美国;US