半导体封装件及其制法制造技术

一种半导体封装件及其制法，该半导体封装件包括：具有焊垫的承载板；形成于该承载板上且具有对应该焊垫的开孔的封装层；填充于该开孔中的导电材；以及设于该封装层上的电子组件，其具有嵌入该导电材中的导电凸块。借由该封装层的开孔控制该导电材的位置及体积，使导电结构的整体高度得以保持平整，以避免电子组件倾斜。

【技术实现步骤摘要】

本专利技术有关一种半导体封装件，尤指一种具覆晶结构的半导体封装件及其制法。
技术介绍
封装技术中，相较于打线接合(Wire Bond)技术，覆晶技术的特征在于半导体芯片与基板间的电性连接是透过焊锡凸块而非一般的金线。而该种覆晶技术的优点在于该技术可提升封装密度以降低封装组件尺寸，同时，该种覆晶技术不需使用长度较长的金线，所以可提升电性性能。目前覆晶技术将多个导电凸块形成于芯片的电极垫上，且将数个由焊料所制成的预焊锡凸块形成于封装基板的焊垫上，并在可使该预焊锡凸块熔融的回焊温度下，将预焊锡凸块回焊至相对应的导电凸块，以形成焊锡接。最后，使用底部填充材料以耦合芯片与封装基板，确保芯片与封装基板两者的电性连接的完整性与可靠性。·请参阅图IA及图IB或其它相关专利(如第US7，382，049号美国专利、第US7, 598，613号美国专利)，揭示覆晶式半导体封装件的不同实施例。如图IA所示，其揭示一种覆晶式半导体封装件la，其制法为于一具有焊垫100的封装基板10上形成保护层101，且该保护层101外露该焊垫100 ;接着，于该焊垫100上形成锡膏12,使该半导体芯片13的凸块底下金属层(Under Bump Metallization, UBM) 131结合该锡膏12，以令该半导体芯片13覆晶结合于该封装基板10上；最后，于封装基板10与半导体芯片13之间填充底胶(under-fill) 11。如图IB所示，揭示另一种覆晶式半导体封装件lb，其制法为于一具有焊垫100的封装基板10上形成保护层101，且该保护层101外露该焊垫100 ;接着，于该焊垫100上形成铜凸块102 ;之后，于该铜凸块102上形成锡膏12，使该半导体芯片13的铜凸块130嵌入该锡膏12中，以令该半导体芯片13覆晶结合于该封装基板10上；最后，于封装基板10与半导体芯片13之间填充底胶11。然而，借由锡膏12结合铜凸块102，130的制程，因锡膏12受挤压后容易变形，所以不易准确控制整体导电结构14a (UBM 131与锡膏12)，14b (铜凸块102，130与锡膏12)的高度，导致导电结构14a，14b平整性不佳的问题，使该半导体芯片13呈倾斜状态，严重影响后续封装基板10与半导体芯片13作电性连接时的可靠度，且当锡膏12的量过多时，两相邻的导电结构14a, 14b容易发生锡桥(solder bridge)而导致短路。此外，于封装基板10与半导体芯片13之间填充该底胶11时，容易产生空洞(void)现象。又,该锡膏12对于该UBM 131的金属材质可能会发生不湿润(non-wetting)的情形，而导致锡膏12与铜凸块102，130之间的结合力不佳，甚至发生封装基板10与半导体芯片13脱离的状况。因此，如何克服现有技术的种种问题，实为一重要课题。
技术实现思路
为克服现有技术的种种问题，本专利技术的主要目的在于提供一种半导体封装件及其制法，以使导电结构的整体高度得以保持平整，以避免电子组件倾斜。本专利技术的半导体封装件的制法包括于表面具有多个焊垫的一承载板上形成封装层，且于该封装层上形成多个对应各该焊垫的开孔；以导电材填充该开孔，且该导电材电性连接该焊垫；以及将电子组件设于该封装层上，该电子组件的表面上具有多个导电凸块，且各该导电凸块对应容置于各该开孔中以电性连接该导电材。本专利技术还提供一种半导体封装件，包括具有多个焊垫形成于其上的承载板；形成于该承载板表面上的封装层，且具有多个对应各该焊垫的开孔；填充于该开孔中的导电材，且电性连接该焊垫；以及设于该封装层上的电子组件，且该电子组件具有多个导电凸块，其中，各该导电凸块对应容置于各该开孔中以电性连接该导电材。前述本专利技术的半导体封装件及其制法中，该导电材可为导电胶或锡膏。 前述本专利技术的半导体封装件及其制法中，借由形成封装层于该承载板表面上，以于该封装层中形成开孔而控制导电材的位置及体积，不仅可控制整体导电结构的高度，且因该导电材受导电凸块挤压后不会溢流出该开孔，而可避免相邻的两导电结构发生桥接。此外，本专利技术因无需使用底胶，而可避免产生空洞现象。又，若该导电材为导电胶时，可增强导电材与金属材之间的结合力，以避免发生封装基板与电子组件脱离的状况。附图说明图1A、图IB为现有覆晶式半导体封装件的剖面示意图；以及图2A至图2E为本专利技术半导体封装件的制法的剖面示意图。其中，图2E’为图2E的另一实施例。主要组件符号说明la，lb，2，2’ 半导体封装件10封装基板100,200焊垫101保护层102,130铜凸块11底胶12锡膏13半导体芯片131凸块底下金属层(UBM)14a，14b，24，24’ 导电结构20承载板201，201’金属层202金属凸块21封装层210开孔22导电材23电子组件23a作用面23b非作用面230导电凸块L切割线。具体实施例方式以下借由特定的具体实施例说明本专利技术的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本专利技术的其它优点及功效。 须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本专利技术可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“上”、“最外”及“一”等用语，也仅为便于叙述的明了，而非用以限定本专利技术可实施的范围，其相对关的改变或调整，在无实质变更
技术实现思路
下，也当视为本专利技术可实施的范畴。图2A至图2E用于绘示本专利技术半导体封装件2的制法的剖面示意图。如图2A所示，首先，提供外表面上具有多个焊垫200的一承载板20。于本实施例中，该承载板20为晶片，且该焊垫200上具有金属层201，即凸块底下金属层(Under Bump Metallization,UBM),并于该金属层201上形成金属凸块202。又,形成该金属凸块202的材质可为铜，但不限于此，而形成该UBM的材质为现有技术，并无特别限制。于另一实施例中，承载板为封装基板，且该焊垫上形成金属凸块。如图2B所示，形成封装层21于该承载板20的表面上。于本实施例中，该封装层21为感旋光性材质，例如感旋光性干膜。接着，进行图案化制程，借由曝光显影的方式，于该封装层21上形成多个对应各该焊垫200的开孔210，以外露各该金属凸块202。如图2C所示，以导电材22填充该开孔210，且该导电材22接触该金属凸块202与金属层201，以电性连接该焊垫200。所述的导电材22呈非固态。于本实施例中，该导电材22为导电胶，例如铜胶或银胶，因其粘胶的特性，使其与任何金属皆可粘接，可防止不湿润(non-wetting)的情形发生。而于其它实施例中，该导电材可为锡膏。如图2D所示，将例如为晶片或芯片的电子组件23结合于该封装层21上，该电子组件23可具有相对的作用面23a及非作用面23b，该作用面23a上具有多个导电凸块230，且各该导电凸块230对应嵌入各该开孔210中的导电材22中，以借该导电材22电性连接该电子组件23与该承载板20。其中，形成该导电凸块230的材质可为铜，但不限本文档来自技高网...

【技术保护点】
一种半导体封装件，其包括：承载板，具有多个焊垫形成于其表面上；封装层，形成于该承载板表面上，且具有多个对应各该焊垫的开孔；导电材，填充于该开孔中，且电性连接该焊垫；以及电子组件，设于该封装层上，且该电子组件具有多个导电凸块，其中，各该导电凸块对应容置于各该开孔中以电性连接该导电材。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：黄君安，黄品诚，邱启新，邱世冠，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：