使用选择性外延生长制造的半导体器件制造技术

本发明专利技术描述了使用下述方法制造的半导体器件，所述方法为自对准方法，并包括使用再生长掩模材料进行选择性外延生长以形成器件的栅极区或源/漏区。所述方法可消除对离子注入的需要。所述器件可由诸如SiC等宽带隙半导体材料制成。所述再生长掩模材料可以为TaC。这些器件可用于苛刻的环境，包括涉及接触辐射和/或高温的应用。

【技术实现步骤摘要】

本申请一般涉及制造半导体器件的方法。
技术介绍
诸如MOSFET和JFET等半导体器件一般使用离子注入技术制得。然而，MOSFET存在一些与栅氧化层有关的可靠性和性能问题。与MOSFET不同，离子注入的JFET器件可使用自对准工艺制造，并且可设计为使其不会发生氧化物界面问题。不过，离子注入遗留了可能影响器件性能的残留损伤。另外，在SiC中，P型注入层比外延生长的P型层的电阻更高。注入也可能导致非突变的Pn结，可能造成难以精确测定临界器件参数。因此，仍然需要不涉及离子注入的制造JFET等半导体器件的改进方法。
技术实现思路
本专利技术提供了一种方法，所述方法包括穿过第一掩模中的一个或多个开口选择性蚀刻第一层半导体材料以形成半导体材料的第一和第二不连续的凸起区域，所述第一和第二不连续的凸起区域的上表面由所述第一掩模覆盖，其中，所述第一层半导体材料位于第二层半导体材料上，所述第二层半导体材料位于第三层半导体材料上，所述第三层半导体材料位于半导体衬底上，其中，所述第一层和第二层半导体材料为第一导电型，所述第三层半导体材料为与所述第一导电型不同的第二导电型，其中，蚀刻使得第二层半导体材料在与所述本文档来自技高网...

【技术保护点】
一种具有选择性再生长的栅极区的半导体器件，所述半导体器件包含：衬底；形成在所述衬底上的P型缓冲层；形成在所述缓冲层上的n型沟道层；形成在所述沟道层上的凸起的n型区域；和在凸起的n型区域之间的p型栅极区。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：约瑟夫·尼尔·梅雷特，伊戈尔·桑金，
申请(专利权)人：SSSCIP有限公司，
类型：发明
国别省市：