具有浪涌电流保护的半导体器件及其制造方法技术

本发明专利技术提供了一种具有浪涌电流保护的宽带隙半导体器件及其制造方法。该半导体器件包括通过等离子体蚀刻穿过在重掺杂n-型衬底上生长的第一外延层而形成的轻掺杂n-型区，还包括通过等离子体蚀刻穿过在第一外延层上生长的第二外延层而形成的多个重掺杂p-型区。在p-型区上以及在n-型衬底的背面上形成欧姆接触。在n-型区的上表面上形成肖特基接触。在正常工作条件下，器件中的电流流过肖特基接触。然而，由于来自于p-型区的少数载流子注入而导致的电导调制，使得该器件能够承受非常高的电流密度。

【技术实现步骤摘要】

本专利技术一般涉及宽带隙半导体材料的半导体器件，具体地，涉及在碳化硅(SiC) 中制备的二极管(包括肖特基势垒二极管和双极结型二极管)，并涉及单片集成了这些二极管的结构，包括具有台面边缘终止的结构。
技术介绍
包括肖特基和PiN 二极管的单片器件已公知(例如，参见美国专利No. 6，861，723 和文献1)。美国专利No. 6，573，128公开了一种SiC结势垒肖特基(JBS)/合并的P-I-N肖特基(MPQ栅，其由在穿过外延生长层的等离子体蚀刻所限定的ρ-型岛上沉积的肖特基金属形成。然而，这种结构不能有效保护自己不受浪涌电流的影响，这是因为在P-型区上缺少P-型欧姆接触以及由P-型区的轻掺杂所导致的不充分的电导调制。美国专利No. 6，104，043和No. 6，524，900公开了具有通过离子注入形成的重掺杂 P-型区的JBS/MPS 二极管。然而，如果如美国专利No. 6，104，043中所公开的那样形成对重掺杂注入的P-型区的欧姆接触，那么在这种结构的漂移区中的电导调制将受到由剩余注入损伤导致的少数载流子寿命较低的影响，甚至在高温下热退火之后也是如此。美国专利No. 4，982，260描述了通过蚀刻穿过由扩散产生的重掺杂p_型阱的 P-型发射区的限定。然而，由于(甚至在非常高的温度下)掺杂物扩散进入SiC进行得非常缓慢，所以，作为实际的问题，通过离子注入，只能在η-型SiC中形成ρ-型阱，这就会带来如上所述的缺点。美国专利No. 6，897，133记载了通过在ρ-型材料中蚀刻沟槽并利用ρ_型外延生长材料填充沟槽、随后进行化学机械抛光或其它平坦化步骤来形成P-型发射区。然而，这种器件具有在常规工作条件下可显著限制电流电导的JFET区。采用台面边缘终止(mesa edge termination)的SiC器件也已经公知(文献2)。 然而，对于Si的台面边缘终止技术通常不能应用于SiC器件技术，原因在于，关于SiC的蚀刻和消除因蚀刻工艺所导致的损伤的困难(例如，参见美国专利No. 5，449，925和文献3)。 在4H-SiC二极管中使用台面终止也已经被公开了(美国专利No. 6，897，133、文献4和5)。仍然需要具有改进特性的半导体器件。
技术实现思路
根据第一实施方案，提供了一种半导体器件的制造方法，该方法包括 选择性地蚀刻穿过η-型SiC半导体衬底层上的η-型SiC半导体材料层上的ρ-型 SiC半导体材料层，从而在所述半导体器件的中央部分中暴露出下面的Π-型SiC半导体材料；以及选择性地蚀刻穿过所述ρ-型半导体材料层和所述η-型SiC半导体材料层，从而在所述半导体器件的外围部分中暴露出下面的η-型SiC半导体衬底层；从而，形成台面结构，所述台面结构包括在具有侧壁和上表面的所述衬底层上的 η-型SiC半导体材料的凸起区，还包括由在所述η-型SiC半导体材料的所述上表面的外围部分上的P-型SiC半导体材料的连续凸起区所环绕的、所述η-型SiC半导体材料的所述上表面的中央部分上的P-型SiC半导体材料的一个或多个离散凸起区；对所述半导体器件进行热氧化，从而在ρ-型SiC半导体材料的未蚀刻表面上、在包含η-型半导体材料的所述凸起区的所述侧壁的所述半导体器件的已蚀刻表面上、以及在暴露出的半导体衬底材料上形成氧化层；在所述氧化层上任选地形成一个或多个介电材料层；选择性地蚀刻穿过所述氧化层，并且选择性地蚀刻穿过在离散的P-型区之上以及在连续凸起区之上的任何介电材料层，从而暴露出下面的P-型SiC半导体材料；选择性地蚀刻穿过所述氧化层和在暴露的η-型SiC半导体材料之上的任何介电材料层，从而在所述半导体器件的所述中央部分中暴露出下面的η-型SiC半导体材料；在所述离散的ρ-型区的暴露出的ρ-型SiC半导体材料上、并在所述ρ-型SiC半导体材料的连续凸起区的暴露出的P-型SiC半导体材料上，形成欧姆接触；在所述欧姆接触上并在暴露出的η-型SiC半导体材料上沉积肖特基金属。根据第二实施方案，提供了一种半导体器件，该半导体器件包括η-型SiC半导体材料的离散凸起区，其处于η-型SiC半导体衬底层上，其中所述 η-型SiC半导体材料的离散凸起区具有上表面和侧壁，并且其中所述SiC半导体衬底层延伸至所述侧壁之外；ρ-型SiC半导体材料的一个或多个离散凸起区，其处于所述η-型SiC半导体材料的所述上表面的中央部分上；ρ-型SiC半导体材料的连续凸起区，其位于所述η-型SiC半导体材料的所述上表面的外围部分上，并且环绕所述P-型SiC半导体材料的一个或多个离散凸起区，所述P-型 SiC半导体材料的连续凸起区具有外部边缘；欧姆接触，其处于所述ρ-型SiC的一个或多个离散凸起区上，并且处于所述ρ-型 SiC半导体材料的连续凸起区上；一个或多个介电材料层，其位于延伸至所述η-型SiC半导体材料的离散区的外围之外的所述SiC半导体衬底层上，并且还位于所述Π-型区的所述侧壁上，并且还位于所述 ρ-型SiC半导体材料的连续凸起区的所述外部边缘上；以及第一金属层，其处于以下部件上并且与其相接触的所述P-型SiC的一个或多个离散凸起区之上的欧姆接触；所述P-型SiC半导体材料的连续凸起区上的欧姆接触；以及 η-型SiC半导体材料的区域。附图说明图1是根据第一实施方案的器件的示意性剖面图；图2是用于制备图1的器件的示意性流程图3示出了器件台面上的ρ-型区的示例性布局；图4A是台面终止的4H_SiC PiN 二极管的示意性剖面图；图4B的曲线图示出了在600V的反向偏置下对于不同界面电荷密度的、沿着台面侧壁的电场分布；图5的曲线图示出了在4H_SiC PiN 二极管中假定零界面电荷密度下沿着台面侧壁的电场动态分布；图6示出了在5. 7 μ m、l. 25 X IO1W3的基层条件下，在台面终止的二极管上测量的非破坏性雪崩击穿；图7A和7B是示出了在相同衬底上所测量的击穿电压㈧和所提取的Eidmax(B)的晶片图谱。利用25V的步进来进行反向偏置测量。从图谱中排除了 VB< 850V的器件；以及图8的示意图示出了在利用不同边缘终止技术的4H_SiC PiN 二极管之间的产量分布比较。参考标号1 =N-型SiC衬底(例如，掺杂浓度大于1 X IO18cnT3)2 外延生长的SiC层(η-型)。该层的代表性的厚度可以为0. 75 μ m-100 μ m，并且代表性的掺杂浓度可以为5 X IO14-I X 1017cm_3。3 外延生长的SiC层(ρ-型)。该层的代表性的厚度可以为0. 2 μ m-5 μ m,并且代表性的掺杂浓度可以为大于5X 1018cm_3。4:单层或多层介电叠层5 对η-型SiC材料的欧姆接触6 对ρ-型SiC材料的欧姆接触7:肖特基接触8 前侧最终金属化9 背面最终金属化具体实施例方式根据一个实施方案，该器件包括单片集成的肖特基势垒二极管和以并联方式连接的ρ-型/本征/n-型(PiN)结型二极管。图1示出了示例性的器件。在正常工作条件下， 该器件作为肖特基势垒二极管，其中电流的大部分流过肖特基接触。然而，在浪涌电流条件下，电流主要流过p-n结，原因在于，在较大的电流密度下由于电导调制导致了漂移电阻的显著本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：伊格尔·桑金，约瑟夫·尼尔·梅里特，
申请(专利权)人：SSSCIP有限公司，
类型：发明
国别省市：