用于增强模式和耗尽模式宽带隙半导体JFET的栅驱动器制造技术

提供一种用于驱动结型场效应晶体管(JFET)的DC耦合的双极栅驱动器电路。JFET可以是诸如SiC?JFET的宽带隙结型场效应晶体管(JFET)。驱动器包括第一导通电路、第二导通电路和下拉电路。驱动器被配置为接收输入的脉宽调制(PWM)控制信号并生成用于驱动JFET的栅极的输出驱动器信号。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体上涉及栅驱动器和包括栅驱动器的集成电路，并且更具体地涉及针对增强模式和耗尽模式宽带隙半导体结型场效应晶体管(JFET)的基于η沟道JFET的栅驱动ο
技术介绍
宽带隙结型场效应晶体管(JFET)的一个应用是在高电压、高频率功率电子装置中。宽带隙JFET的特殊器件特性使这些器件能够在许多应用中替代高电压的绝缘栅双极晶体管(IGBT)。开关能量损耗是当选择用于新设计的器件时比较的功率半导体开关的主要特征之一。转变速度最终由器件限制。但是，栅驱动器的性能可以显著地影响该速度。栅驱动器的主要功能是移交/去除器件的内部栅极-源极和密勒电容所需要的必要栅电荷，以使器件在多个状态之间转变。栅驱动器能够执行该任务越快，器件从截止状态到导通状态和从导通状态到截止状态的转变越块。因此，在实际系统应用中为了获得器件的最大性能，使用适当设计的栅驱动器是重要的。JFET的栅结构提出两个不同的要求以驱动该器件进入导电状态。这些要求类似于金属氧化物半导体场效应晶体管(MOSFET)和双极结型晶体管(BJT)的组合。首先，类似于 M0SFET，为了对栅电容快速充电，推荐高峰值瞬时电流。第二，类似于BJT，需要小的DC栅电流以维持导电。针对宽带隙JFET，在大多数应用中，可以使用AC耦合的、类似BJT的RC驱动器。 在图1中描述该类型的驱动器。该驱动器方案已经证明可以提供特殊的开关性能，但经受占空因数和开关频率的限制。RC驱动器由连接在半导体开关的栅/基极和脉宽调制(PWM) IC或其它脉冲生成电路的输出之间的并联电阻器和旁路电容器组成。RC驱动器能够电平移位、设置DC电流限制，以及针对快速导通提供多数功率半导体所要求的高峰值电流。为了持续地维持最大开关速度，RC驱动器的旁路电容器必须在下一开关事件之前被完全放电。放电的时间取决于RC驱动器的RC时间常数。因此，应用的最大开关频率和占空因数由RC驱动器的RC时间常数限制。因此，仍存在针对宽带隙JFET的改善的栅驱动器的需要，并且特别是对可以克服 RC驱动器的限制的有源的、DC耦合的驱动器的需要。
技术实现思路
提供一种用于驱动具有栅极、源极和漏极的结型场效应晶体管(JFET)的双级栅驱动器电路，该双级栅驱动器电路包括输入端，该输入端用于提供控制脉冲信号Vin ；三个电阻器RpIi2和民，各电阻器均具有第一端子和第二端子，并通过第二端子电耦合到所述JFET的栅极；第一导通电路，该第一导通电路电耦合在输入端和电阻器&的第一端子之间；第二导通电路，该第二导通电路电耦合在输入端和电阻器R1的第一端子之间；和下拉电路，该下拉电路电耦合在输入端和电阻器民的第一端子之间。还提供一种用于驱动具有栅极、源极和漏极的结型场效应晶体管(JFET)的双级栅驱动器电路，该双级栅驱动器电路包括输入端，该输入端用于提供控制脉冲信号Vin ；第一导通电路；第二导通电路；以及下拉电路，其中，第一导通电路、第二导通电路和下拉电路并联地电耦合在输入端和JFET的栅极之间。 在此阐述本教导的这些和其它特征。 附图说明附图示出了本专利技术的一个或更多个实施方式，并且与说明书一起用于解释本专利技术的原理。只要可能，在全部附图中用相同的附图标记表示实施方式的相同或者类似元件。图1是AC耦合的RC栅驱动器的电路图。图2是建模为与pn 二极管并联的电容的VJFET的示意图。图3是针对宽带隙JFET的DC耦合的双级栅驱动器的电路图。图4是具有对脉冲生成器电路的反馈的针对宽带隙JFET的DC耦合的双级栅驱动器的电路图。图5是根据另一个实施方式的针对宽带隙JFET的DC耦合的双级栅驱动器的电路图。图6是根据另一实施方式的具有对脉冲生成器电路的反馈的针对宽带隙JFET的 DC耦合的双级栅驱动器的电路图。图7是示出在时段tl期间处于操作中的栅驱动器的一部分的电路图。图8是示出在时段t2期间处于操作中的栅驱动器的一部分的电路图。图9是示出在时段t3期间处于操作中的栅驱动器的一部分的电路图。图IOA到图IOF示出针对双级JFET栅驱动器的操作波形。图IlA是用于驱动增强模式(EM)SiC JFET的双驱动器IC的电路图。图IlB是针对图IlA的器件的波形。图12A是针对单个器件测试的开关能量测试电路的电路图。图12B是针对桥配置测试的开关能量测试电路的电路图。图13示出在图12A的单个开关测试电路中的针对AC耦合驱动的操作波形。图14A和图14B示出使用图12B的测试电路在完全相位管脚中测试的针对 SiCJFET(SJEP120R125)的开关能量测量值。图 15A 和图 15B 是示出针对两个 SiC JFET (SJEP120R125 和 SJEP120R06;3)在 25°C和150°C的结温度的开关能量-负载电流的曲线图。图16A是将双驱动器电路用于驱动增强模式(EM)SiC JFET的实施方式的示意图。图16B到图16E例示在图16A中描述的实施方式的实验结果。图17A是将IC驱动器和晶体管驱动器用于驱动增强型模式(EM) SiC JFET的实施方式的示意图。图17B到图17E示出在图17A中描述的实施方式的实验结果。图18A是将IC驱动器和晶体管驱动器用于驱动增强模式(EM) SiC JFET的另选实施方式的示意图。图18B到图18C示出在图18A中描述的实施方式的实验结果。 具体实施例方式现在详细地描述本专利技术的各种实施方式。参照附图，贯穿全部视图，相似的标号指示相似的组件。如在本文说明书中和贯穿随后的权利要求中所使用的，单数形式“一”以及 “该/所述”的含义包括复数形式，除非上下文另行清楚地指出。另外，如在本文说明书中和贯穿随后的权利要求中所使用的，“在……里(in)”的含义包括“在……里(in)”和“在…… 上(on)”，除非上下文另行清楚地指出。结合附图来描述本专利技术的实施方式。JFET的转变速度最终由器件限制。但是，栅驱动器的性能可以显著地影响该速度。 如上面阐述的，栅驱动器必须满足两个主要要求动态栅电荷的移交/去除；和导电期间的 DC栅电压和作为结果的栅极-源极电流的可持续性。栅驱动器快速移交/去除器件的内部栅极-源极和密勒电容所需要的必要栅电荷的能力是影响器件在多个状态之间转变所需要的时间的主要因素。栅驱动器还应该设计为在导电期间有效地维持最小Rds_所要求的稳定状态的DC栅电压和栅电流。利用简单RC网络，AC(电容器)耦合的栅驱动器电路将JFET的栅极连接到标准⑶TS M0SFET/IGBT栅驱动器IC的输出，以允许在应用领域中利用常关SiC JFET来对 MOSFET或IGBT进行插入替换。尽管AC耦合的驱动器已经证明是驱动增强模式(EM)SiC JFET的有效方式，但它可经受占空因数和开关频率限制。图1提供AC耦合的驱动的示意图。该特定的栅驱动器使用限流电阻器Ra，以通过降低栅驱动器IC的高电平输出和在指定的I·处的要求的SiC JFET的栅极-源极电压之间的电势差而设置“导通”状态中的DC操作点。旁路电容器用于针对快速导通和截止快速地移交/去除动态栅电荷。在某种意义上，电容器表现为过驱动JFET的栅极，这通过在端子处测试的栅极-源极电压的过冲而可看到。利用通过低电阻电阻器连接到栅极的+15V 的最本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：R·L·凯利，F·雷斯，
申请(专利权)人：SSSCIP有限公司，
类型：发明
国别省市：