一种金属栅极及MOS晶体管的形成方法技术

一种金属栅极及MOS晶体管的形成方法，包括以下步骤：提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧的半导体衬底上具有侧墙，所述侧墙包含依次位于多晶硅栅极两侧的氧化硅层和氮化硅层；在所述半导体衬底上形成层间介质层，所述层间介质层的表面与多晶硅栅极及侧墙顶部齐平；去除部分多晶硅栅极，形成浅沟槽；去除部分宽度侧墙，增大浅沟槽开口；去除剩余多晶硅栅极，形成沟槽；向沟槽内填充满金属材料，并研磨至露出层间介质层，形成金属栅极。本发明专利技术形成的半导体器件有效防止形成的金属栅极内部产生空洞的问题，提高半导体器件的电性能和可靠性。

【技术实现步骤摘要】

本专利技术涉及半导体制备工艺，特别是一种金属栅极及MOS晶体管的形成方法。
技术介绍
随着半导体器件的特征尺寸越来越小，相应的核心器件所占用面积也相应减小，导致单位面积的能量密度大幅增高，漏电问题更加凸显，功耗也随之增大。因此在45纳米以下的工艺中，传统的以二氧化硅为材料的栅极介质层的工艺已遇到瓶颈，无法满足半导体器件的工艺要求；为解决上述瓶颈，目前采用高介电常数(高k :k值大于等于10)介质材料作为栅介质层，然后，形成以金属为材料的栅极以减小漏电，使功耗得到很好的控制。 目前制备金属栅极的工艺主要有两种方法，分别是“先栅极”和“后栅极”。“后栅极”又称为可替换栅极(以下简称RMG)，使用该工艺时高介电常数栅介质层无需经过高温步骤，所以阈值电压Vt偏移很小，芯片的可靠性更高。因此，RMG工艺得到更广泛的应用。美国专利US7091118介绍了一种金属栅极的制备方法，其工艺流程主要如下如图I所示，首先在半导体衬底I上形成多晶硅栅极结构，所述多晶硅栅极结构包括牺牲氧化层2、侧墙3和多晶硅栅极4，所述侧墙3包括氧化硅层31、氮化硅层32 ;在半导体衬底I上形成层间介质层5，研磨所述层间介质层5直至露出多晶硅栅极4，使得层间介质层5的表面与多晶硅栅极4及侧墙3顶部齐平。如图2所示，去除多晶硅栅极4和牺牲氧化层2至露出半导体衬底1，形成沟槽。如图3所示，在沟槽内侧壁及底部形成阻挡层6。如图4所示，向沟槽内填充满金属材料，并研磨至露出层间介质层5，形成金属栅极7。上述工艺制备的金属栅极，很容易在金属栅极7中出现空洞8 (图4所示)，影响栅极的电性能，从而引起半导体器件的可靠性问题。
技术实现思路
本专利技术解决的问题是提供一种金属栅极及MOS晶体管的形成方法，解决现有工艺制备过程中在金属栅极内部形成空洞，引起金属栅极电性能不稳定的问题。为解决上述问题，本专利技术采用如下技术方案—种金属栅极的形成方法，包括以下步骤提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧的半导体衬底上具有侧墙；在所述半导体衬底上形成层间介质层，所述层间介质层的表面与多晶硅栅极及侧墙顶部齐平；去除部分多晶硅栅极，形成浅沟槽；去除部分宽度侧墙，增大浅沟槽开口 ；去除剩余多晶硅栅极，形成沟槽；向沟槽内填充满金属层，形成金属栅极。可选的，所述去除部分宽度侧墙采用的方法为干法刻蚀法或湿法刻蚀法。可选的，所述干法刻蚀法为反应离子刻蚀法。可选的，所述反应离子刻蚀法采用的气体为CHF3、CH2F2或CH3F，刻蚀速率为100 500埃/分钟，刻蚀氮化硅层与氧化硅层的速率比大于20 I。可选的，所述湿法刻蚀法采用热磷酸，温度120 160°C，浓度为85%，刻蚀速率为40 100埃/分钟，刻蚀氮化硅层与氧化硅层的速率比大于50 I。可选的，所述去除部分多晶硅栅极的去除厚度为30 200埃。可选的，所述沟槽开口增大I 10纳米。可选的，所述 去除部分多晶硅栅极和去除剩余多晶硅栅极的方法为反应离子刻蚀法。可选的，所述去除部分多晶硅栅极和去除剩余多晶硅栅极的方法采用四甲基氢氧化铵溶液，浓度为2 4%，温度为50 90°C，刻蚀速率为100 3000埃/分钟，刻蚀多晶硅与氧化硅的速率比大于100 I。可选的，所述金属层的材料是铝、铜、镍、铬、钨、钛、钛钨、钽和镍钼中的一种或其组合。可选的，在形成金属栅极之前还包括在沟槽内的半导体衬底上形成栅介质层。可选的，所述栅介质层的材料为高k材料。可选的，所述高k材料为HfSiO、HfO2, HfZrO和HfLaO中的一种或其组合。一种MOS晶体管的形成方法，包括提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧的半导体衬底上具有侧墙；在多晶硅栅极和侧墙两侧形成源/漏极；在所述半导体衬底上形成层间介质层，所述层间介质层的表面与多晶硅栅极及侧墙顶部齐平；去除部分多晶硅栅极，形成浅沟槽；去除部分宽度侧墙，增大浅沟槽开口 ；去除剩余多晶硅栅极，形成沟槽；向沟槽内填充满金属层，形成金属栅极。与现有技术相比，本专利技术具有以下优点通过先去除部分多晶硅栅极，形成浅沟槽；接着去除部分宽度侧墙，增大浅沟槽的开口 ；然后再去除剩余的多晶硅栅极和牺牲氧化层，形成沟槽；向沟槽内填充满金属层，形成金属栅极。由于沟槽的开口扩大了，因此在填充金属材料时，能够使金属材料更充分地充满沟槽，避免了形成的金属栅极内部出现空洞，影响金属栅极电性能的稳定性，从而提高半导体器件的可靠性。附图说明图I至图4是现有技术形成金属栅极的示意图；图5为本专利技术的金属栅极形成方法具体实施例流程示意图；图6至图12为本专利技术形成金属栅极的具体实施例示意图；图13至图19为本专利技术形成MOS晶体管的具体实施例示意图。具体实施例方式专利技术人发现现有工艺在制备金属栅极过程中，很容易在金属栅极内部产生空洞，其原因在于目前制备的金属栅极，其深宽比很高，相应的栅极沟槽深宽比也很高，使得在向沟槽内填充金属材料时，宽度方向比深度方向更快被填充满，因此，很容易发生沟槽开口处宽度方向已经填满封住，但沟槽的深度方向仍未填满，从而在形成的金属栅极内部留下空洞，导致金属栅极的电性能不稳定。针对上述问题，专利技术人提出了一种解决方案，具体为如图5所示，执行步骤S11，提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧的半导体衬底上具有侧墙；执行步骤S12，在所述半导体衬底上形成层间介质层，所述层间介质层的表面与多晶硅栅极及侧墙顶部齐平；执行步骤S13，去除部分多晶硅栅极，形成浅沟槽；执行步骤S14，去除部分宽度侧墙，增大浅沟槽开口 ；执行步骤S15，去除剩余多晶硅栅极，形成沟槽；执行步骤S16，向沟槽内填充满金属层，形成金属栅极。专利技术提供的技术方案，是通过先去除一部分多晶硅栅极，形成浅沟槽；然后去除部分宽度侧墙，使得沟槽的开口增大；然后再去除剩余的多晶硅栅极，形成沟槽；向沟槽内填充满金属层，并研磨金属层至露出层间介质层，形成金属栅极。由于去除部分宽度侧墙后，用于填充金属层的沟槽开口变大了，使得在填充金属材料过程中，开口处 不会很快被填满封住，从而保证在沟槽深度方向能够持续填充金属材料直至填充满，避免了形成的金属栅极内部产生空洞，提高了金属栅极的电性能。下面结合附图对本专利技术的具体实施方式做详细的说明。第一实施例图6至图12为本专利技术具体实施例示意图。如图6所示，提供半导体衬底61 ;在所述半导体衬底61上依次形成有牺牲氧化层62和多晶硅栅极63，具体形成多晶硅栅极的工艺如下在半导体衬底61上形成牺牲氧化层62 ;在牺牲氧化层62上形成多晶硅层，在所述多晶硅层上形成第一光刻胶层(未示出)，经过曝光显影后，定义出栅极图形；以所述第一光刻胶层为掩膜，沿栅极图形刻蚀多晶硅层和牺牲氧化层62至露出半导体衬底61。本实施例中，所述牺牲氧化层62的材料为含硅氧化物，采用炉管热氧化的方法形成。如图7所示，在所述多晶硅栅极63两侧的半导体衬底61上形成侧墙64，所述侧墙64包含依次位于多晶娃栅极63两侧的氧化娃层641和氮化娃层642,具体形成工艺如下用化学气相沉积法在半导体衬底61上形成包围多晶硅栅极63的氧化硅层641 ;用化学气相沉积本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.ー种金属栅极的形成方法，其特征在于，包括以下步骤 提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧的半导体衬底上具有侧墙； 在所述半导体衬底上形成层间介质层，所述层间介质层的表面与多晶硅栅极及侧墙顶部齐平； 去除部分多晶硅栅极，形成浅沟槽； 去除部分宽度侧墙，増大浅沟槽开ロ ； 去除剩余多晶硅栅极，形成沟槽； 向沟槽内填充满金属层，形成金属栅极。2.根据权利要求I所述的形成方法，其特征在于，所述去除部分宽度侧墙采用的方法为干法刻蚀法或湿法刻蚀法。3.根据权利要求2所述的形成方法，其特征在于，所述干法刻蚀法为反应离子刻蚀法。4.根据权利要求3所述的形成方法，其特征在于，所述反应离子刻蚀法采用的气体为CHF3XH2F2或CH3F,刻蚀速率为100 500埃/分钟，刻蚀氮化硅层与氧化硅层的速率比大于 20 I。5.根据权利要求2所述的形成方法，其特征在于，所述湿法刻蚀法采用热磷酸，温度120 160°C，浓度为85%，刻蚀速率为40 100埃/分钟，刻蚀氮化硅层与氧化硅层的速率比大于50 I。6.根据权利要求I所述的形成方法，其特征在于，所述去除部分多晶硅栅极的去除厚度为30 200埃。7.根据权利要求I所述的形成方法，其特征在于，所述沟槽开ロ増大I 10纳米。8.根据权利要求I所述的形成方法，其特征...

【专利技术属性】
技术研发人员：何永根，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：