本发明专利技术涉及用后期鳍片蚀刻形成于图案化STI区上的鳍式管。在形成精密半导体装置时，通过在早期制造阶段(亦即，在形成浅沟槽隔离时)形成半导体鳍片，可基于取代栅极法及自对准接触组件来形成与平面型晶体管结合的三维晶体管，其中在装设自对准接触组件后以及在取代栅极法期间，可调整该半导体鳍片的最终电性有效高度。
【技术实现步骤摘要】
本揭示内容大体有关于高度精密的集成电路，包括有双栅极或三栅极架构(FinFET)的晶体管组件。
技术介绍
先进集成电路(例如，CPU、储 存装置、ASIC (特殊应用集成电路)及其类似者)的制造要求根据指定的电路布局在给定的芯片区上形成大量的电路组件，其中场效应晶体管为一种重要的电路组件，其实质决定集成电路的效能。一般而言，目前实施有多种制程技术，其中对于含有场效应晶体管的多种复杂电路，MOS技术是目前最有前途的方法之一，因为由操作速度及/或耗电量及/或成本效率看来，它具有优越的特性。在使用MOS技术制造复杂的集成电路期间，会在包含结晶半导体层的基板上形成数百万个晶体管，例如，n型溝道晶体管与P型溝道晶体管。不论是否考虑n型溝道晶体管，场效晶体管都包含所谓的pn结(pn junction),其由被称作漏极及源极区的重度掺杂区与轻度掺杂或无掺杂区(例如，经配置成与重度掺杂区毗邻的溝道区)的接口形成。在场效应晶体管中，形成于该溝道区附近以及通过细薄绝缘层而与该溝道区隔开的栅极可用来控制溝道区的导电率，亦即，传导溝道的驱动电流能力。在因施加适当的控制电压至栅极而形成传导溝道后，除其它以夕卜，该溝道区的导电率会取决于掺杂物浓度、电荷载子的迁移率(mobility)、以及对平面型晶体管架构而言，取决于漏极区与源极区之间的距离，此一距离也被称作溝道长度。由于有实质无限的可用性、已熟悉硅及相关材料和制程的特性、以及50年来累积的经验，目前极大多数的集成电路皆以硅为基础。因此，硅可能仍为可供选择用来设计成可量产未来电路世代的材料。硅在制造半导体装置有主导重要性的理由之一是硅/二氧化硅接口的优越特性，它使得不同的区域彼此之间有可靠的电气绝缘。硅/ 二氧化硅接口在高温很稳定，从而允许后续高温制程的效能，例如像退火循环(anneal cycle)所要求的，可激活掺杂物及修复晶体损伤而不牺牲接口的电气特性。基于以上所提出的理由，二氧化硅在场效应晶体管中最好用来作为隔开栅极(常由多晶硅或其它含金属材料构成)与硅溝道区的栅极绝缘层。在场效应晶体管的装置效能稳定地改善下，已持续减少溝道区的长度以改善切换速度及驱动电流能力。由于晶体管效能受控于施加至栅极的电压，该电压使溝道区的表面反转成有够高的电荷密度用以对于给定的供给电压可提供想要的驱动电流，所以必须维持有一定程度的电容耦合(capacitivecoupling)，此电容耦合由栅极、溝道区及配置于其间之二氧化硅所形成的电容器提供。结果，减少用于平面型晶体管组态的溝道长度要求增加电容耦合以避免在晶体管操作期间有所谓的短溝道行为。该短溝道行为可能导致漏电流增加以及导致依赖溝道长度的临界电压。有相对低供给电压从而减少临界电压的积极缩小晶体管装置可能面临漏电流的指数增加的问题，同时也需要增强栅极与溝道区的电容耦合。因此，必须对应地减少二氧化硅层的厚度以在栅极与溝道区之间提供必要的电容。由电荷载子直接穿隧通过超薄二氧化硅栅极绝缘层造成的相对高的漏电流可能达相当氧化物厚度在I至2纳米之间的数值，这与效能驱动电路(performance driven circuit)的要求不一致。因此之故，已开发出可实作有可能与附加电极材料结合之新栅极介电材料于其中的优异栅电极结构，以便在栅极与溝道区之间提供优异的电容耦合，同时维持低水平的所得漏电流。为此目的，使用所谓的高k介电材料，可视为电介质常数在10.0以上的介电材料。例如，可使用多种金属氧化物或硅酸盐，有可能与习知极薄介电材料结合，以便得到精密高k金属栅电极结构。例如，在一些公认有效的方法中，可基于公认有效之概念来形成平面型晶体管的栅电极结构，亦即，使用习知栅极电介质与多晶硅材料，其中精密材料系统则在极后期制造阶段加入，亦即，在形成任何金属化系统之前以及在用高k介电材料及适当栅极材料取代多晶硅材料来完成基本晶体管组态之后。结果，在任何取代栅极法(replacement gate approach)中，公认有效之 制程技术及材料可用来形成基本晶体管组态，同时在后期制造阶段，亦即，在执行任何高温制程后，可加入精密的栅极材料。有鉴于进一步的装置缩放有可能基于公认有效的材料，已有人提出装设“三维”架构于其中的新型晶体管组态，企图得到想要的溝道宽度同时保持电流流经溝道区的优异可控性。为此目的，已有人提出所谓的FinFET，其中在SOI (绝缘层上覆硅)基板的薄主动层中可形成薄银或硅制鳍片，其中在两个侧壁上，以及若需要在顶面上，可提供栅极介电材料与栅极材料，藉此实现其溝道区可完全空乏化(fully depleted)的多栅极晶体管。通常，在精密应用中，硅鳍片的宽度约有10至25纳米以及其高度约有30至40纳米。在形成FinFET的有些习知方法中，形成作为长形装置特征的鳍片，接着沉积栅极材料，有可能与任何间隔体结合，之后，通过外延成长硅材料可“融合”鳍片的端部，这可能导致复杂的制程，从而也有可能增加所得漏极/源极区的总外部电阻(overall external resistance)。请参考图1，此时描述典型习知基于SOI的FinFET以更详细地解释上述问题。图I的透视图示意图示包含基板101的半导体装置100，例如埋入式绝缘层102已形成于其上的硅基板，然而已将初始硅区或层图案化成多个硅鳍片110，因而可为FinFET晶体管的一部份。如上述，鳍片110有宽度IlOw与高度110h，以便遵循堆积密度(packingdensity)及晶体管特性，例如完全空乏及其类似者。此外，栅电极结构160图示成形成于半导体鳍片110上方及其间。栅电极结构160可具有任何适当组态，例如在栅极介电材料、电极材料及其类似者方面。此外，间隔体结构161通常设于栅电极结构160的侧壁上。因此，如上述，在形成栅电极结构160于经图案化之半导体鳍片110上方时，必须应用精密的图案化策略，因为它通常需要蚀刻极其笔直的轮廓同时由半导体鳍片110顶面去除多晶硅材料或大体去除电极材料。此外，也必须可靠地移除在半导体鳍片底部的电极材料，同时也必须移除因对应栅极蚀刻制程之各向异性而暂时形成的任何电极“间隔体”。此外，由于可能需要特别使此高度复杂“三维”蚀刻制程适应于FinFET，因此平面型场效应晶体管通常不可能使用相同的蚀刻制程，从而需要重新设计任何现有电路以避免任何二维晶体管。如上述，以R表示的外部电阻可能需要适当的接触方案(contact regime)以便提供半导体鳍片的组合式漏极和源极区，这惯例上是通过执行选择性外延成长制程来实现以便融合个别半导体鳍片110的对应端部。以此方式，在融合的漏极和源极区中可形成金属硅化物区域。另一方面，不过，在融合时，对应端部导致在栅极、对应源极/漏极区之间会形成寄生电容器(用C表示)，因为在此不存在栅极-溝道电容。就此情形而言，寄生电容器的所得电容可到达显着的数值，因而会实质影响整体的晶体管特性。基于这些理由，已做出很大努力以便基于自对准(self-aligned)制造策略来提供FinFET，其中可形成半导体鳍片以便对于栅电极结构可自对准。为此目的，下一步是用复杂微影技术图案化栅极开口以便得到另一个掩模，它则可定义随后基于复杂图案化策略来形成之半本文档来自技高网...
【技术保护点】
【技术特征摘要】
2011.02.22 DE 102011004506.61.一种方法，包含下列步骤 在半导体装置的半导体区中形成多个隔离区，该多个隔离区在该半导体区中横向划定多个鳍片； 在该半导体区上方形成占位栅电极结构，该占位栅电极结构覆盖该多个隔离区及鳍片中的每一者的中央部份； 在该占位栅电极结构存在的情形下，在该多个鳍片中的每一者中形成漏极和源极区； 移除该占位材料以便暴露该多个隔离区及鳍片的该中央部份； 在该多个隔离区的该中央部份中选择性地形成凹处以便调整该鳍片的该中央部份的电性有效高度；以及 在该凹处中以及在该鳍片的该中央部份的上方形成栅极介电材料及电极材料。2.如权利要求I所述的方法，还包含下列步骤在取代该占位材料之前形成横向毗邻该占位栅电极结构的接触组件以便连接至该漏极和源极区。3.如权利要求2所述的方法，其中形成该接触组件的步骤包括提供对于该占位材料及该多个隔离区的材料有蚀刻终止特性的导电接触材料。4.如权利要求3所述的方法，其中该导电接触材料经装设成有包含氮化钛的暴露表面。5.如权利要求I所述的方法，其中形成该漏极和源极区的步骤包括在该占位材料存在的情形下，沉积掺杂半导体材料。6.如权利要求5所述的方法，还包含下列步骤在该多个鳍片中形成凹处以及至少在该凹处中形成该掺杂半导体材料。7.如权利要求6所述的方法，其中形成该掺杂半导体材料的步骤包括形成应变诱发半导体合金。8.如权利要求I所述的方法，其中选择性地在该多个隔离区的该中央部份中形成凹处的步骤包括执行电浆辅助蚀刻制程以及用氧化化学法移除该电浆辅助蚀刻制程的聚合物副产品，以便在该多个鳍片的该中央部份的暴露表面区域上形成氧化物层。9.如权利要求I所述的方法，还包含下列步骤形成第二隔离区以便横向划定具有横向尺寸大于该多个鳍片中的每一者的横向尺寸的连续半导体区，其中该方法更包含下列步骤在该连续半导体区中及上方形成平面型晶体管。10.如权利要求9所述的方法，还包含下列步骤在该多个鳍片中的每一者中形成该凹处之前，掩模该连续半导体区及该第二...
【专利技术属性】
技术研发人员：P·巴尔斯，R·卡特，F·路德维希，A·卫，
申请(专利权)人：格罗方德半导体公司，格罗方德半导体德累斯顿第一模数有限责任及两合公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。