一种金属栅极及MOS晶体管的形成方法技术

一种金属栅极及MOS晶体管形成方法，包括以下步骤：提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧的半导体衬底上具有氧化硅层；在所述半导体衬底上形成氮化硅层，所述氮化硅层覆盖氧化硅层及多晶硅栅极；在氮化硅层上形成层间介质层；研磨所述层间介质层至露出氮化硅层；去除预定厚度的氮化硅层；研磨所述氮化硅层至露出多晶硅栅极，使氮化硅层与多晶硅栅极和层间介质层齐平；去除多晶硅栅极及牺牲氧化层，形成沟槽；向沟槽内填充满金属层，形成金属栅极。本发明专利技术的形成方法，可以防止金属层研磨时发生金属残留或金属桥的问题，提高半导体器件的稳定性和可靠性。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，特别是一种金属栅极及MOS晶体管的形成方法。
技术介绍
在半导体器件制造中，漏电一直是降低处理器良品率、阻碍性能提升和减少功耗的重要因素。随着半导体器件的特征尺寸越来越小，相应的核心器件所占用面积也相应减小，导致单位面积的能量密度大幅增高，漏电问题更加凸显，功耗也随之增大。因此在45纳米以下的工艺中，传统的以二氧化硅为材料栅极介质层的工艺已遇到瓶颈，无法满足半导体器件的工艺要求；为解决上述瓶颈，目前采用高介电常数(高k :k值大于等于10)的介质材料作为栅介质层，然后，形成以金属为材料的栅极以减小漏电，使功耗得到很好的控制。 现有制备金属栅极的方法，常见的有如美国专利US20100109088中介绍的一种制造方法先在衬底上利用浅沟槽隔离技术定义出有源区，接着用硬掩膜定义出PFET有源区，并对PFET有源区进行刻蚀。在刻蚀区域外延生长一层SiGe，至与衬底表面平齐。去除硬掩膜，然后在衬底上形成栅材料层。图形化处理，并形成金属栅极堆叠。对有源区进行离子植入，并形成金属栅极堆叠侧墙(spacers)，最后在衬底上形成源极和漏极。图I至图4显示了另一种制备金属栅极的方法。参考图1，在半导体衬底I上依次形成牺牲氧化层2和多晶硅栅极3 ;在多晶硅栅极3两侧形成氧化硅层4 ;在半导体衬底I上形成氮化硅层5，所述氮化硅层5覆盖多晶硅栅极3和氧化硅层4 ;在所述半导体衬底I上形成层间介质层6，所述层间介质层6覆盖氮化硅层5。如图2所不,研磨层间介质层6至露出氮化娃层5。如图3所不,研磨氮化娃层5至露出多晶娃栅极3。如图4所示，去除多晶硅栅极3和牺牲氧化层2，形成沟槽。如图5所示，向沟槽内填充满金属层7并平坦化金属层7，形成金属栅极。继续参考图5，现有工艺形成的金属栅极，会在层间介质层6表面残留有金属层7，使后续形成的半导体器件发生短路现象，降低了半导体器件的电性能。
技术实现思路
本专利技术解决的问题是提供一种金属栅极及MOS晶体管的形成方法，解决现有工艺中形成金属栅极时发生金属残留而引起半导体器件短路的问题。为解决上述问题，本专利技术采用如下技术方案一种金属栅极的形成方法，包括以下步骤提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧具有氧化硅层；在所述半导体衬底上形成氮化硅层，所述氮化硅层覆盖氧化硅层及多晶硅栅极；在氮化硅层上形成层间介质层；研磨所述层间介质层至露出氮化硅层；去除预定厚度的氮化硅层；研磨所述氮化硅层至露出多晶硅栅极，使氮化硅层与多晶硅栅极和层间介质层齐平；去除多晶硅栅极及牺牲氧化层至露出半导体衬底，形成沟槽；向沟槽内填充满金属层，形成金属栅极。可选的，所述去除预定厚度的氮化硅层的方法为湿法刻蚀法。可选的，所述湿法刻蚀采用的溶液为浓磷酸，浓度为80 95%，刻蚀速率为500 1500埃/分钟，刻蚀氮化硅层与氧化硅层的速率比为20 I 80 I。可选的，所述预定厚度为20 200埃。可选的，所述层间介质层的材料为含硅氧化物。可选的，所述牺牲氧化层的材料为含硅氧化物。可选的，形成所述牺牲氧化层的方法为炉管热氧化法。可选的，所述金属层材料是铝、铜、镍、铬、钨、钛、钛钨、钽或镍钼。可选的，在形成金属栅极之前还包括在沟槽内的半导体衬底上形成栅介质层。可选的，所述栅介质层的材料为高k材料。可选的，所述高k材料为HfSiO、HfZrO和HfLaO中的一种或其组合。一种MOS晶体管的形成方法，包括提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧具有氧化硅层；在所述半导体衬底上形成氮化硅层，所述氮化硅层覆盖氧化硅层及多晶硅栅极；在多晶硅栅极两侧的半导体衬底内形成源/漏极；在氮化硅层上形成层间介质层；研磨所述层间介质层至露出氮化硅层；去除预定厚度的氮化硅层；研磨所述氮化硅层至露出多晶硅栅极，使氮化硅层与多晶硅栅极和层间介质层齐平；去除多晶硅栅极及牺牲氧化层至露出半导体衬底，形成沟槽；向沟槽内填充满金属层，形成金属栅极。与现有技术相比，本专利技术具有以下优点通过先去除预定厚度的氮化硅层，再对研磨所述氮化硅层至露出多晶硅栅极，使得氮化硅层与氧化硅层和层间介质层顶部齐平。后续对金属层进行化学机械抛光(CMP)形成金属栅极的过程中，该方法能够将层间介质层和氧化硅层上的金属层完全去除，从而有效防止了由于层间介质层低于氮化硅层与氧化硅层，而使层间介质层上金属层残留，避免了短路现象，提高半导体器件的电性能和可靠性。附图说明图I至图5为现有工艺形成金属栅极的具体流程示意图；图6为本专利技术形成金属栅极及MOS晶体管的具体实施例流程图；图7至图13为本专利技术形成金属栅极实施例示意图；图14至图20为本专利技术形成MOS晶体管的实施例示意图。具体实施例方式专利技术人发现现有工艺制作金属栅极时，如图2所示，在研磨层间介质层6至露出氮化硅层5的过程中，由于研磨液对氮化硅层5和层间介质层6的研磨速率不一样，因此，在完全去除氮化硅层5上的层间介质层6时，氮化硅层5周围的层间介质层6会被过研磨，使得氮化硅层5月层间介质层6的表面不在同一平面，即层间介质层6出现凹陷；如图3所示，当改换研磨液对氮化硅层5继续研磨至露出多晶硅栅极3，这种时凹陷仍无法消除，从而导致后续金属栅极形成时，金属层在层间介质层上产生残留，引起半导体器件电性能问题。针对上述问题，专利技术人经过仔细的分析研究，提出了本专利技术的方案，具体如图6所示步骤Sll :提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧具有氧化硅层。步骤S12 :在所述半导体衬底上形成氮化硅层，所述氮化硅层覆盖氧化硅层及多晶硅栅极。步骤S13:在氮化硅层上形成层间介质层。步骤S14:研磨所述层间介质层至露出氮化硅层。步骤S15:去除预定厚度的氮化硅层。步骤S16 :研磨所述氮化硅层至露出多晶硅栅极。步骤S17，去除多晶硅栅极及牺牲氧化层至露出半导体衬底，形成沟槽。步骤S18，向沟槽内填充满金属层，形成金属栅极。专利技术人提供的方案是通过在研磨去除多晶硅栅极上的氮化硅层时，先去除预定厚度的氮化硅层，使氮化硅层与层间介质层的顶部接近齐平；然后再对氮化硅层进行研磨，完全去除多晶硅栅极表面的氮化硅层，使得去除多晶硅栅极表面的氮化硅层后，层间介质层和多晶硅栅极与氮化硅层顶部齐平。在后续对金属层进行化学机械抛光(CMP)形成金属栅极时，层间介质层和氮化硅层上的金属层能够被完全去除，从而有效防止了金属层残留而导致的短路现象，提高半导体器件的电性能和可靠性。 下面结合附图对本专利技术的具体实施方式做详细的说明。第一实施例图7至图13为本专利技术形成金属栅极的实施例示意图。如图7所示，提供半导体衬底100 ;在所述半导体衬底100上依次形成有牺牲氧化层102和多晶硅栅极104。具体形成多晶硅栅极104的工艺如下在牺牲氧化层102上形成多晶硅层，在所述多晶硅层上形成第一光刻胶层(未示出)，经过曝光显影后，定义出栅极图形；以所述第一光刻胶层为掩膜，沿栅极图形刻蚀多晶硅层和牺牲氧化层至露出半导体衬底100，形成多晶硅栅极104。本实施例中，所述牺牲氧化层102的材料为含硅氧化物，是采用炉管热氧化的方法形成。如图8所示，在所述多晶硅栅极1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.ー种金属栅极的形成方法，其特征在于，包括以下步骤 提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧具有氧化硅层； 在所述半导体衬底上形成氮化硅层，所述氮化硅层覆盖氧化硅层及多晶硅栅扱； 在氮化硅层上形成层间介质层； 研磨所述层间介质层至露出氮化硅层； 去除预定厚度的氮化硅层； 研磨所述氮化硅层至露出多晶硅栅极，使氮化硅层与多晶硅栅极和层间介质层齐平； 去除多晶硅栅极及牺牲氧化层至露出半导体衬底，形成沟槽； 向沟槽内填充满金属层，形成金属栅极。2.根据权利要求I所述的形成方法，其特征在于，所述去除预定厚度的氮化硅层的方法为湿法刻蚀法。3.根据权利要求2所述的形成方法，其特征在于，所述湿法刻蚀采用的溶液为浓磷酸，浓度为80 95%，刻蚀速率为500 1500埃/分钟，刻蚀氮化硅层与氧化硅层的速率比为 20 I 80 I。4.根据权利要求I所述的形成方法，其特征在于，所述预定厚度为20 200埃。5.根据权利要求I所述的形成方法，其特征在于，所述层间介质层的材料为含硅氧化物。6.根据权利要求I所述的形成方法，其特征在于，所述牺牲氧化层的材料为含硅氧化物。7.根...

【专利技术属性】
技术研发人员：王庆玲，陈枫，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：