半导体封装构造制造技术

本实用新型专利技术公开一种半导体封装构造，其包含：一基板；一芯片，设置在所述基板上；数个电性连接元件，至少电性连接在所述芯片上；一封装胶体，包覆所述芯片及电性连接元件，所述封装胶体具有至少二开孔，以裸露至少二个所述电性连接元件各自的一部分，以利用所述裸露的部分做为至少二外部连接端；以及至少一外部电子元件，设置在所述封装胶体的一外表面上，并具有至少二端子以电性连接于所述外部连接端。因此，有利于提高置换元件的便利性、增加封装构造的空间利用率，并能相对提升整体封装作业的良品率。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及ー种半导体封装构造，特别是有关于ー种可以由封装胶体的外表面向外电性连接其他外部电子元件的半导体封装构造。
技术介绍
现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装构造，其中各种不同的系统封装(system in package, SIP)设计概念常用于架构高密度封装构造。一般而言，系统封装可分为多芯片模块(multi chip module, MCM)、封装体上堆叠封装体(package on package, POP)及封装体内堆叠封装体(package inpackage,PIP)等。所述多芯片模块(MCM)是指在同一基板上布设数个芯片，在设置芯片后，再利用同一封装胶体包埋所有芯片，且依芯片排列方式又可将其细分为堆叠芯片(stackeddie)封装或并列芯片(side-by-side)封装。再者，所述封装体上堆叠封装体(POP)的构造是指先完成一具有基板的第一封装体，接着再于第一封装体的封装胶体上表面堆叠另ー完整的第二封装体，第二封装体会透过适当的转接元件电性连接至第一封装体的基板上，因而成为ー复合封装构造。相较之下，所述封装体内堆叠封装体(PIP)的构造则是更进一歩利用另一封装胶体将第二封装体、转接元件及第一封装体的原封装胶体等一起包埋固定在第一封装体的基板上，因而成为ー复合封装构造。举例来说，请參照图I所示，其掲示一种现有具堆叠芯片及无源元件的封装构造，其包含一基板11、一第一芯片12、一第二芯片13、数个凸块14、数个导线15、至少ー无源元件(passive element) 16及一封装胶体17。所述基板11依序承载所述第一芯片12及第ニ芯片13，其中所述第一芯片12为ー倒装型芯片(flip chip)，其有源表面朝下并通过所述凸块14电性连接所述基板11。所述第二芯片13为ー打线(wire bonding)型芯片,其贴附于所述第一芯片12的背面上，且其有源表面朝上并通过所述导线15电性连接所述基板11。再者，所述基板11上在非芯片区另外承载及焊接有所述无源元件16。所述封装胶体17用以包覆保护所述第一芯片12、第二芯片13、凸块14、导线15及无源元件16。然而，上述现有封装构造的问题在于，在形成所述封装胶体17之后，由于所述无源元件16已被封装在所述封装胶体17内，因此若在封胶后才发现任一颗无源元件16有损坏的情况时，将造成封装构造无法置換这ー损坏的无源元件16，而导致必需报废一整颗的封装构造，进而会不幅影响封装厂的封装成本。再者，要在所述基板11的非芯片区另外设置所述无源元件16，必需相对扩大所述基板11的尺寸，同时也会降低所述第一芯片12及第ニ芯片13布局在所述基板11上的设计弹性。故，有必要提供一种半导体封装构造，以解决现有技术所存在的问题。
技术实现思路
有鉴于此，本技术提供一种半导体封装构造，以解决现有具无源元件的封装构造技术所存在的元件置換及空间利用率等技术问题。、本技术的主要目的在于提供一种半导体封装构造，其是在封胶后对封装胶体的外表面进行钻孔或磨薄，以裸露原本位于封装胶体内的电性连接元件(如导线或柱状凸块)，以做为外部连接端，如此即能以此外部连接端向外电性连接其他外部电子元件(如无源元件、有源元件、芯片或其他封装体)，因而有利于提高置換元件的便利性、増加封装构造的空间利用率，井能相对提升整体封装作业的良品率。为达成本技术的前述目的，本技术提供一种半导体封装构造，其中所述半导体封装构造包含一基板，具有一上表面，所述上表面设有数个接垫；ー芯片，设置在所述基板的上表面上，其中所述芯片具有一有源表面，所述有源表面朝上并设有数个焊垫；数个电性连接元件，至少电性连接在所述芯片的焊垫上；一封装胶体，包覆所述芯片及所述电性连接元件，其中所述封装胶体具有至少ニ开孔，以裸露至少ニ个所述电性连接元件各自的一部分，以利用所述裸露的部分做为至少ニ外部连接端；以及至少一外部电子元件，设置在所述封装胶体的一外表面上，并具有至少ニ端子以电性连接于所述外部连接端。在本技术的一实施例中，所述开孔选自激光钻凿孔、机械钻凿孔或研磨开孔。在本技术的一实施例中，所述电性连接元件选自打线(wire bonding)エ艺用的导线，例如金线、铜线、镀钯(Pd-coated)铜线或铝线。在本技术的一实施例中，所述电性连接元件电性连接在所述芯片的焊垫及所述基板的接垫之间。在本技术的一实施例中，在所述芯片及基板之间另包含一倒装芯片(flipchip, FC),所述倒装芯片通过数个凸块电性连接至所述基板的接垫。在本技术的一实施例中，所述电性连接元件选自柱状凸块，例如为铜柱凸块(Cu pillar bumps)或镍柱凸块。在本技术的一实施例中，所述外部电子元件选自无源元件，例如电阻元件、电感元件或电容元件等。在本技术的一实施例中，所述外部电子元件选自有源元件(activeelement),例如晶体管(transistor)、ニ极管(diode)或振荡器(oscillator)等。在本技术的一实施例中，所述外部电子元件选自半导体封装体，例如打线芯片封装体、倒装芯片封装体或晶圆级封装体(wafer level package, WLP)。在本技术的一实施例中，所述外部电子元件选自半导体芯片，例如倒装芯片。附图说明图I是ー现有具堆叠芯片及无源元件的封装构造的示意图。图2A、2B及2C是本技术第一实施例半导体封装构造制造方法的流程示意图。图3A及3B是本技术第二实施例半导体封装构造制造方法的流程示意图。图4是本技术第三实施例半导体封装构造的示意图。图5是本技术第四实施例半导体封装构造的示意图。具体实施方式为让本技术上述目的、特征及优点更明显易懂，下文特举本技术较佳实施例，并配合附图，作详细说明如下。再者，本技术所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、[侧面」等，仅是參考附加图式的方向。因此，使用的方向用语是用以说明及理解本技术，而非用以限制本技术。请參照图2A、2B及2C所示，其概要掲示本技术第一实施例的半导体封装构造制造方法的流程示意图，本技术将于下文利用图2A至2C逐一详细说明第一实施例的上述各步骤的制造过程及其加工原理。请參照图2A所示，本技术第一实施例的半导体封装构造制造方法首先是提供一封装构造半成品，其包含一基板21、一第一芯片22、一第二芯片23、数颗凸块24、数 条导线25及一封装胶体26，其中所述基板21是指用于承载芯片及制作封装体的小型多层印刷电路板，所述基板21具有一上表面，所述上表面裸露有数个接垫(未标示)。所述基板21依序承载所述第一芯片22及第ニ芯片23，其中所述第一芯片22例如是一倒装型芯片(flip chip)，其有源表面朝下及其背面朝上，且所述第一芯片22的有源表面设有数个第一焊垫(未标示)，所述第一芯片22的第一焊垫可通过所述凸块24电性连接到所述基板21的接垫。再者,所述第二芯片23例如是一打线(wire bonding)型芯片,其贴附于所述第ー芯片22的背面上，所述第二芯片23的有源表面朝上及其本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装构造，其特征在于所述半导体封装构造包含 一基板，具有一上表面，所述上表面设有数个接垫； ー芯片，设置在所述基板的上表面上，其中所述芯片具有一有源表面，所述有源表面朝上并设有数个焊垫； 数个电性连接元件，至少电性连接在所述芯片的焊垫上； 一封装胶体，包覆所述芯片及所述电性连接元件，其中所述封装胶体具有至少ニ开孔，以裸露至少ニ个所述电性连接元件各自的一部分，以利用所述裸露的部分做为至少ニ外部连接端；以及 至少一外部电子元件，设置在所述封装胶体的一外表面上，并具有至少ニ端子以电性连接于所述外部连接端。2.如权利要求I所述的半导体封装构造，其特征在于所述开孔选自激光钻凿孔、机械钻凿孔或研磨开孔。3.如权利要求I所述的半导体封装构造，其特征在于所述...

【专利技术属性】
技术研发人员：方仁广，
申请(专利权)人：日月光半导体上海股份有限公司，
类型：实用新型
国别省市：