本发明专利技术提供一种包括门坎值产生电路的集成电路，用于产生用于比较器电路内的至少一差动电压信号。该门坎值产生电路包括：共模电流产生电路，用于产生共模电流信号，共模电流信号与至少一输入电流信号组合以产生已组合电流信号；转换电路，用于接收已组合电流信号，将该已组合电流信号转换为至少一差动电压信号；以及反馈电路，接收该已组合信号共模成分的指示，并将该指示与参考值作比较，以及至少基于部分比较结果，由该共模电流产生电路调整该共模电流信号。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术关于，更具体地，所述门坎值产生电路用于模数转换器。
技术介绍
人们熟知的闪存(flash)模数转换器(Analogue to Digital Converter，下称 ADC)作为直接转换ADC，使用线性电压梯(voltage ladder)，以将输入电压与连续参考电压作比较，其中，该线性电压梯的每个梯级(rung)具有一个比较器，该连续参考电压由电压梯的连续梯级所提供。该电压梯通常包括多个串联电阻，当然，电容分压也是可行的。与很多其他类型ADC相比快闪式ADC的优点就是速度极快，其中，其他类型ADC典型地使用多级方式以精确调整“正确的”数字值。进一步说，快闪式ADC倾向于实现相对简单，而且除了在ADC中使用的模拟比较器，只需要从数字信号到二进制值的最后转换的逻辑。附图说明图1为传统的2位快闪式ADC电路100的实施例。快闪式ADC电路100包括电压梯110，用于提供门坎电压。具体对于该实施例，电压梯110为电阻串的形式，电阻串包括电阻112、电阻114，所述电阻112以及电阻114在参考电压116(图中记作Vref)以及接地端 118之间串联连接，这样参考电压116经由电阻112以及电阻114分压，以提供三个门坎电压值120、130以及140。图1的快闪式ADC电路100进一步包括三个比较器122、132以及142。比较器 122,132以及142的正输入端连接到输入电压150 (图中记作Vin)，而比较器122、132以及142的负输入端分别连接到门坎电压值120,130以及140(图中分别记作Vthl、Vth2以及VtM)。以此方式，比较器122将输入电压150与门坎值120作比较，然后输出一指示， 是否输入电压150比门坎值120高或者低；比较器132将输入电压150与门坎值130作比较，然后输出一指示，是否输入电压150比门坎值130高或者低；以及比较器142将输入电压150与门坎值140作比较，然后输出一指示，是否输入电压150比门坎值140高或者低。 比较器122、132以及142的输出操作上耦接到二进制转换逻辑160，基于自比较器122、132 以及142接收的指示，二进制转换逻辑160输出一个2位值。在积分系统中，例如快闪式ADC形成集成电路装置的一部分的情况下，电源以及接地线典型地流经大量噪声，其中，该噪声会大大影响电路的效能精确性。为了减少这样噪声的影响，期望使用差动信号，其中，差动信号在电源以及接地在线具有更大的噪声容限 (tolerance)0图2为适应地支持差动信号的已知的2位快闪式ADC电路200的实施例。以与图 1的快闪式ADC电路100相同的方式，图2的快闪式ADC电路200包括电压梯210，电压梯 210用于提供门坎电压。具体对于该实施例，电压梯210为电阻串的形式，包括电阻212以及电阻214，所述电阻212以及214在参考电压216以及接地端218之间串联连接，这样参考电压216经由电阻212以及电阻214分压，以提供三个门坎电压值220、230以及M0。图2的快闪式ADC电路200进一步包括三个比较器222、232以及M2。比较器222、 232以及242包括差动输入埠。比较器222、232以及242每一者的第一差动输入端连接到差动输入信号250(图中记作Diff_Vin)，而比较器222、232以及M2的每一者的第二差动输入端连接到门坎电压值220、230以及MO的其中两者，以提供差动门坎值信号。比较器 222的第二差动输入端连接到第一门坎电压220(作为正差动输入信号)以及第三门坎电压 MO (作为负差动输入信号)。以此方式，比较器222将差动输入信号250与第一门坎电压 220以及第三门坎电压240提供的差动门坎值信号作比较，然后输出一个指示，所述差动输入信号250是否比第一门坎电压220以及第三门坎电压240提供的差动门坎值信号大或者小。第二门坎电压230为第二比较器232提供正差动输入信号以及负差动输入信号。以此方式，比较器232将差动输入信号250与由第二门坎电压230所提供的差动门坎值信号作比较(在此情况下，由第二门坎电压230所提供的差动门坎值信号为共电压信号)，以及输出一个指示，是否差动输入信号250比由第二门坎电压230所提供的差动门坎值信号高或者低(即，在此情况下，有效地指示是否差动输入信号250为正或者负)。比较器M2的第二差动输入端连接到第三门坎电压MO (作为正差动输入信号)以及第一门坎电压220(作为负差动输入信号)。以此方式，比较器242将差动输入信号250与差动门坎值信号作比较，其中，该差动门坎值信号由第三门坎电压MO以及第一门坎电压220所提供，然后输出一个指示，是否差动输入信号250比差动门坎值信号高或者低，其中，差动门坎值信号由第三门坎电压240以及第一门坎电压220所提供。比较器222、232、以及242的输出操作上耦接到二进制转换逻辑260，二进制转换逻辑260基于自比较器222、232以及242接收的指示而输出一个2位值。由于至少两个差动对的使用，已知差动解决办法的问题就是会引起不理想的(suboptimal)比较器设定。每个差动对对比较器偏置都有所贡献，因此引起了偏置电压的净增长。此外，这样的设定或者呈现出受限的线性度效能，因此需要使用退化 (degeneration)，反过来引起了偏置电压的增加，或者这样的设定呈现出在输入以及参考之间的共模电压情况下，对差动成分(difference)很敏感。图3为已知的ADC的另一个替代实施例，具体为2004年7月出版在IEEE期刊 (Journal)固态电路(Solid-State)，题为“具有15-MHZ带宽以及11位解决方案的70_mW 300-MHz CMOS连续时间Σ Δ ADC”提出的ADC电路300的简化例子。此处，输入信号先转换为电流。为了示例说明，输入信号包括模拟差动输入电压信号305 (图中记作Diff_Vin)，模拟差动输入电压信号305经由跨导(transconductor)310(图中标记为Gm)转换为差动电流信号。跨导310输出的差动电流信号输出提供给差动电压梯320，差动电压梯320包括一对电阻串340以及电阻串350，电阻串340以及电阻串350用于将已接收电流信号转换为电压信号；342、；344、；346、；352、；354 以及；356(图中分别记作 Vth ln、Vth 2n, Vth 3n、Vth lp, Vth 2p 以及Vth—3p)，电压信号；342、；344、；346、；352、；354以及356提供给比较器362、364以及366作为输入。除了来自输入信号305的差动电流，跨导310产生共模电流，该共模电流也流经电阻。 附加的共模电流成分经由晶体管330、335(图中分别记作MpruMpp)提供给电阻串340、350 的每一者。上述共模电流的组合在电压梯320的每个电阻上产生了直流电压降。上述直流电压降在电压信号342、344、346、352、354以及356中表现出来，其中，电压信号342、344、 346,352,354以及356提供给比较器362、364以及366的输入，以及对于比较器作为必要的本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：艾曼·夏柏，
申请(专利权)人：联发科技新加坡私人有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。