本发明专利技术提供一种半导体集成电路，其是具有逻辑电路（１０４）和多个ＳＲＡＭ宏（１０３）的系统ＬＳＩ（１００），该系统ＬＳＩ（１００）包括：接受从系统ＬＳＩ（１００）的外部提供的电压ＶＤＤＰ，并生成比该电压ＶＤＤＰ还低的稳定化电压ＶＤＤＭ的电源电路（１０２）。向多个各ＳＲＡＭ宏（１０３）的ＳＲＡＭ存储单元（１０３ａ）提供由电源电路（１０２）生成的电压ＶＤＤＭ，并且，向各ＳＲＡＭ宏（１０３）的ＳＲＡＭ逻辑电路（１０３ｂ）提供从外部提供的电压ＶＤＤ。另外，从外部向逻辑电路（１０４）提供电压ＶＤＤ。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及具有多个SRAM(Static Random Access Memory (静态随机存储器)) 宏的半导体集成电路。
技术介绍
近年来，随着工艺的细小化，系统LSI (Large Scalehtegration(大规模集成电路))中所搭载的SRAM宏的数量具有越来越增加的倾向。但是，由于SRAM的细小化，SRAM 存储单元晶体管的阈值电压(Vt)的偏差的影响增大，在IV左右以下的电压下，存在发生 SRAM的误动作的问题。因此，提出了如下的技术方案针对45nm或32nm系列以后的系统 LSI，通过使用电源电路，并利用1. 2V的稳定电压作为SRAM存储单元的电源电压，来确保 SRAM的工作余地。在非专利文献1中，使用通过电压调节器(voltageregulator)将发生电压稳压在 1. 2V的电源CVDD用作SRAM存储单元电源。通常，当电源电压在1. 2V士 10%左右的电压范围、即在1. 08V 1. 32V的范围时，可以保证逻辑电路正常工作。因此，通过如该文献的结构那样，利用在LSI内部生成的1.2V的稳定电压，可以在比1.08V还高的电压下使逻辑电路工作，并且在细小化的SRAM中也可以确保工作余地。非专利文献1 :Y. H. Chen, et al, VLSI symposium 2008/Paper21. 3。近年来，系统LSI中所搭载的SRAM宏的数量由100个变为1000个，因此，如果在系统LSI内针对每个SRAM宏设置电源电路而生成SRAM存储单元电压，则需要多个电源电路，从而导致系统LSI的面积过大。另外，SRAM宏的活性化比率根据系统的工作而发生变化，各SRAM宏并不总是工作。
技术实现思路
鉴于上述问题，本专利技术的目的在于削减具有多个被提供电源电压的SRAM宏的半导体集成电路的电路面积。为了解决上述技术课题，本专利技术的第1实施方式的半导体集成电路包括分别具备SRAM存储单元以及SRAM逻辑电路的多个SRAM宏；和逻辑电路，其特征为，具有接受从该半导体集成电路的外部提供的第1电源电压，并生成比该第1电源电压还低的生成电压的电源电路，上述半导体集成电路，从该半导体集成电路的外部向上述逻辑电路提供比上述第1电源电压还低的第2电源电压，上述半导体集成电路，向上述多个各SRAM宏的SRAM存储单元提供由上述电源电路生成的生成电压，并且，向上述多个各SRAM宏的SRAM逻辑电路提供上述第2电源电压。根据上述第1实施方式，由于向多个SRAM宏提供由共同的电源电路生成的生成电压，所以没有必要对每个SRAM宏设置电源电路。因此，与针对每个SRAM宏设置电源电路的情况相比，可以削减搭载电源电路的半导体集成电路的电路面积。本专利技术的第2实施方式的半导体集成电路包括具备SRAM存储单元以及SRAM逻辑电路的多个SRAM宏；和逻辑电路，从该半导体集成电路的外部，向上述多个SRAM宏的各 SRAM存储单元提供第1电源电压，并且，从该半导体集成电路的外部，向上述多个SRAM宏的各SRAM逻辑电路提供比上述第1电源电压还低的第2电源电压，所述半导体集成电路从该半导体集成电路的外部向上述逻辑电路提供第2电源电压。根据上述第2实施方式，由于是从半导体集成电路的外部向SRAM宏提供第1电源电压和第2电源电压，所以，没有必要在半导体集成电路的内部搭载电源电路，因此可以削减半导体集成电路的电路面积。(专利技术效果)根据第1实施方式，由于向多个SRAM宏提供由共同的电源电路生成的生成电压， 所以没有必要对每个SRAM宏设置电源电路。因此，与针对每个SRAM宏设置电源电路的情况相比，可以削减搭载电源电路的半导体集成电路的电路面积。根据第2实施方式，由于是从半导体集成电路的外部向SRAM宏提供第1电源电压和第2电源电压，所以，没有必要在半导体集成电路的内部搭载电源电路，因此可以削减半导体集成电路的电路面积。附图说明图1是表示实施方式1的系统LSIlOO的结构的框图。图2是表示实施方式1的系统LSIlOO的结构的说明图。图3是表示实施方式1的电源布线105的详细结构的说明图。图4是表示实施方式1的逻辑电路104的电压VDD和SRAM存储单元103a的电压 VDDM的优选特性的图表。图5是表示实施方式2的系统LSI200的结构的框图。图6是表示实施方式3的系统LSI300以及封装的结构的说明图。图7是表示实施方式4的系统LSI400以及封装的结构的说明图。符号的说明100系统LSI (半导体集成电路)101I/O电路102电源电路103SRAM 宏103aSRAM存储单元103bSRAM逻辑电路104逻辑电路105电源布线200系统LSI (半导体集成电路)201逻辑电路300系统LSI (半导体集成电路)301基板302布线303区域焊盘400 系统LSI (半导体集成电路)401 导体面具体实施例方式以下，参照附图对本专利技术的实施方式进行说明。(实施方式1)图1表示本专利技术的实施方式1的系统LSI (半导体集成电路)100的结构。系统 LSIlOO具有I/O电路101 ；多个电源电路102 ；多个SRAM宏103 ；逻辑电路104。系统LSI100 用封装来密封。 I/O电路101是系统LSI 100与其外部的外部接口部，并向该外部接口部提供电压 VDDIO(例如3. 3V)和在系统LSIlOO内部使用的信号电压VDD(例如1. IV)(第2电源电压)。各电源电路102接受从系统LSIlOO的外部提供的电压VDDP (第1电源电压)，生成比电压VDDP还低的稳定化电压VDDM(1. 2V)(生成电压)。从同一电源布线向电源电路 102提供电压VDDP。SRAM宏103在内部具有SRAM存储单元103a和SRAM逻辑电路103b，主要与逻辑电路104进行数据的通信。通过电源电路102生成的电压VDDM被提供给SRAM存储单元103a。从系统LSIlOO的外部将比电压VDDP还低的信号电压VDD提供给SRAM逻辑电路 103b。逻辑电路104用于发挥系统LSIlOO的功能，从系统LSI100的外部将电压VDD提供给该逻辑电路104。SRAM宏103被分散配置在系统LSI100的各处。如图2所示，在系统LSI100的下层配置有多个SRAM宏103，在系统LSIlOO的布线层配置有由多层结构构成的网状VDDM电源布线105。该电源布线105是金属布线。另外，电源电路102搭载在系统LSIlOO上的相隔开的多个部分上。如图3所示，电源布线105使用第1布线层10 以及第2布线层10 这2层，构成网状。作为电源布线105的布线结构，电压VDD或电压VDDM的布线和作为接地电压的电压VSS的布线交替排列的布线结构为优选。另外，优选提供电压VDD的布线与提供电压 VDDM的布线的布线宽度之和、与提供作为接地电压的电压VSS的布线的布线宽度之和实质上相等。在图3的布线结构中，电流从电压VDD、电压VDDM两者的布线流入电压VSS的布线。因此，当布线时，首先，将电压VDD的布线与作为接地电压的电压VSS的布线交替地配置，然后，根据所搭载的SRAM宏103来估计通过电压VDDM的布线被消耗的电流，将电压VDD 的布线中所需要的布线置换为电压本文档来自技高网...
【技术保护点】
１．一种半导体集成电路，包括：分别具有ＳＲＡＭ存储单元以及ＳＲＡＭ逻辑电路的多个ＳＲＡＭ宏；和逻辑电路，其特征为，具有接受从该半导体集成电路的外部提供的第１电源电压，并生成比该第１电源电压还低的生成电压的电源电路，从该半导体集成电路的外部向上述逻辑电路提供比上述第１电源电压还低的第２电源电压，向上述多个各ＳＲＡＭ宏的ＳＲＡＭ存储单元提供由上述电源电路生成的生成电压，并且，向上述多个各ＳＲＡＭ宏的ＳＲＡＭ逻辑电路提供上述第２电源电压。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：县泰宏，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。