半导体集成电路装置制造方法及图纸

在n型阱区(3)配置有Vs电位区(81)和H‑VDD电位区(82)，沿着外周而环状地配置有将n型阱区(3)内的Vs电位区(81)和H‑VDD电位区(82)与作为耐压区的n‑型阱区(4)以结分离的方式进行分离的p‑型分离区(53)。n‑型阱区(4)包围n型阱区(3)的周围，并且被固定在GND电位的p型阱区(5)包围。在比p‑型分离区(53)更靠近内侧的位置配置有固定在H‑VDD电位的第三高浓度区(54)和第三拾取电极(55)。在与p‑型分离区(53)更靠近外侧的位置，沿着p‑型分离区(53)的外周配置有固定在H‑VDD电位的第二高浓度区(51)和第二拾取电极(52)。由此，能够防止半导体集成电路装置的误动作、损坏。

【技术实现步骤摘要】
【国外来华专利技术】201580003682

【技术保护点】
一种半导体集成电路装置，其特征在于，具备：第一个第二导电型阱区，其设置于第一导电型半导体层的一个面的表面层，供给大于等于第二电位的电位；第二个第二导电型阱区，其以与所述第一个第二导电型阱区接触的方式设置在所述第一导电型半导体层的一个面的表面层，并包围所述第一个第二导电型阱区的周围，且所述第二个第二导电型阱区的杂质浓度比所述第一个第二导电型阱区的杂质浓度低；第一导电型阱区，其以与所述第二个第二导电型阱区接触的方式设置在所述第一导电型半导体层的一个面的表面层，且包围所述第二个第二导电型阱区的周围；分离区，其将所述第一个第二导电型阱区内的预定区与比所述预定区更靠近外侧的区域电分离；第一个第二导电型高浓度区，其被设置于所述第一个第二导电型阱区或所述第二个第二导电型阱区的内部的比所述分离区更靠近外侧的位置，且所述第一个第二导电型高浓度区的杂质浓度比所述第一个第二导电型阱区的杂质浓度高；第二个第二导电型高浓度区，其被设置于所述第一个第二导电型阱区或所述第二个第二导电型阱区的内部的比所述分离区更靠近内侧的位置，且所述第二个第二导电型高浓度区的杂质浓度比所述第一个第二导电型阱区的杂质浓度高；第一电极，其与所述第一个第二导电型高浓度区接触，通过所述第一个第二导电型高浓度区而对所述第一个第二导电型阱区或所述第二个第二导电型阱区施加比所述第二电位高的第三电位；以及第二电极，其与所述第二个第二导电型高浓度区接触，通过所述第二个第二导电型高浓度区而对所述第一个第二导电型阱区或所述第二个第二导电型阱区施加所述第三电位。...

【技术特征摘要】
【国外来华专利技术】2014.07.02 JP 2014-1372411.一种半导体集成电路装置，其特征在于，具备：第一个第二导电型阱区，其设置于第一导电型半导体层的一个面的表面层，供给大于等于第二电位的电位；第二个第二导电型阱区，其以与所述第一个第二导电型阱区接触的方式设置在所述第一导电型半导体层的一个面的表面层，并包围所述第一个第二导电型阱区的周围，且所述第二个第二导电型阱区的杂质浓度比所述第一个第二导电型阱区的杂质浓度低；第一导电型阱区，其以与所述第二个第二导电型阱区接触的方式设置在所述第一导电型半导体层的一个面的表面层，且包围所述第二个第二导电型阱区的周围；分离区，其将所述第一个第二导电型阱区内的预定区与比所述预定区更靠近外侧的区域电分离；第一个第二导电型高浓度区，其被设置于所述第一个第二导电型阱区或所述第二个第二导电型阱区的内部的比所述分离区更靠近外侧的位置，且所述第一个第二导电型高浓度区的杂质浓度比所述第一个第二导电型阱区的杂质浓度高；第二个第二导电型高浓度区，其被设置于所述第一个第二导电型阱区或所述第二个第二导电型阱区的内部的比所述分离区更靠近内侧的位置，且所述第二个第二导电型高浓度区的杂质浓度比所述第一个第二导电型阱区的杂质浓度高；第一电极，其与所述第一个第二导电型高浓度区接触，通过所述第一个第二导电型高浓度区而对所述第一个第二导电型阱区或所述第二个第二导电型阱区施加比所述第二电位高的第三电位；以及第二电极，其与所述第二个第二导电型高浓度区接触，通过所述第二个第二导电型高浓度区而对所述第一个第二导电型阱区或所述第二个第二导电型阱区施加所述第三电...

【专利技术属性】
技术研发人员：山路将晴，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：日本;JP