本发明专利技术提供了一种单片式混合整流二极管结构。该单片式混合整流二极管结构包括芯片、至少一PIN二极管、至少一肖特基二极管以及终端结构。芯片具有第一主动区、第二主动区与终端区。PIN二极管配置于第一主动区上。肖特基二极管配置于第二主动区上。终端结构配置于终端区上，其中终端区分隔第一主动区与第二主动区，且PIN二极管与肖特基二极管共享终端结构。
【技术实现步骤摘要】
本专利技术是有关于一种半导体结构，且特别是有关于一种单片式混合整流(mergedPIN Schottky ；MPS) 二极管结构。
技术介绍
功率二极管为电路系统的关键零组件之一，其广泛地应用于高频逆变器、数码产品、发电机、电视机等商用产品与军事设备中。最常用的二种功率二极管为PIN 二极管与肖特基二极管。PIN 二极管具有高击穿电压以及低反向电流，但其开关速度慢。肖特基二极管的开关速度快且具有低导通压降以及高正向导通电流，但其漏电特性差。因此，如何将PIN 二极管与肖特基二极管有效整合，达到最佳的开关特性，实为目前的重要趋势。
技术实现思路
有鉴于此，本专利技术提供了一种单片式混合整流(MPS) 二极管结构，可以缩小元件尺寸、提升元件效能。本专利技术提供一种单片式混合整流二极管结构，包括芯片、至少一 PIN 二极管、至少一 PIN 二极管以及终端结构。芯片具有第一主动区、第二主动区与终端区。PIN 二极管配置于第一主动区上。肖特基二极管配置于第二主动区上。终端结构配置于=终端区上，其中终端区分隔第一主动区与第二主动区，且PIN 二极管与肖特基二极管共享终端结构。在本专利技术的一实施例中，上述终端结构环绕PIN 二极管与肖特基二极管。在本专利技术的一实施例中，上述PIN 二极管包括平面式PIN 二极管或沟道式PIN 二极管。在本专利技术的一实施例中，上述肖特基二极管包括平面式肖特基二极管或沟道式肖特基—极管。在本专利技术的一实施例中，上述肖特基二极管包括结型势垒肖特基(JBS) 二极管或沟道式金氧半导体势垒肖特基(TMBS) 二极管。在本专利技术的一实施例中，上述终端结构包括场板结构、具有浮置保护环的场板结构、浮置沟道结构、保护环结构、浮置限制环结构、或具有浮置沟道及较宽沟道外围的结构。在本专利技术的一实施例中，上述芯片的基底包括硅基底、绝缘层上覆硅(SOI)基底或II1-V族半导体基底。在本专利技术的一实施例中，上述第一主动区的面积实质上等于第二主动区的面积。在本专利技术的一实施例中，上述第一主动区的面积大于第二主动区的面积。在本专利技术的一实施例中，上述第一主动区的面积小于第二主动区的面积。基于上述，本专利技术将PIN 二极管与肖特基二极管整合于单一芯片中，且PIN 二极管与肖特基二极管共享终端结构，因此可以缩小元件尺寸，并达到最佳的开关特性。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。【附图说明】图1为根据本专利技术一实施例所绘示的单片式混合整流二极管结构的上视示意图。图2为图1中沿A-A线的一剖面示意图。图3为图1中沿A-A线的另一剖面示意图。图4为根据本专利技术一实施例所绘示的终端结构的剖面示意图。图5为根据本专利技术另一实施例所绘示的终端结构的剖面示意图。图6为根据本专利技术另一实施例所绘示的单片式混合整流二极管结构的上视示意图。图7为根据本专利技术又一实施例所绘示的单片式混合整流二极管结构的上视示意图。【符号说明】10、10a、1b:芯片；20、20a:PIN 二极管；30、30a:肖特基二极管；40、40a、40b、40c:终端结构；102:第一主动区；104:第二主动区；106:终端区；108:N+ 型基底；110:N 型外延；114、126、300、302:沟道；116、128、304:绝缘层；118、124、130、134、138、142、208、212、214、306、312、406:导体层；120、132、206、210a、210b、402:P+ 型掺杂区；133,308:肖特基势垒金属层；136、200、202、204、400:场氧化层；140、216、310:介电层。【具体实施方式】在本专利技术的单片式混合整流二极管结构中，将PIN 二极管与肖特基二极管整合于单一芯片中，且PIN 二极管与肖特基二极管共享终端结构。本专利技术并没有限制PIN 二极管的类型，PIN 二极管可包括平面式PIN 二极管或沟道式PIN 二极管等。本专利技术并没有限制肖特基二极管的类型，肖特基二极管可包括平面式肖特基二极管或沟道式肖特基二极管等，例如结型势垒肖特基(junct1n barrier Schottky ；JBS) 二极管或沟道式金氧半导体势垒肖特基(Trench MOS Barrier Schottky ；TMBS) 二极管等。本专利技术并没有限制终端结构的类型，终端结构可包括场板(field plate)结构、具有浮置保护环的场板(field plate with floating guard ring)结构、浮置沟道(floatingtrench)结构、保护环(guard ring)结构、浮置限制环(floating limitat1n ring)结构或具有浮置沟道及较宽沟道外围(wider trench outer)(沟道宽度大于0.1nm)的结构。图1为根据本专利技术一实施例所绘示的单片式混合整流二极管结构的上视示意图。图2为图1中沿A-A线的一剖面示意图。请参照图1以及图2，单片式混合整流二极管结构包括芯片10、PIN 二极管20、肖特基二极管30以及终端结构40。芯片10具有第一主动区102、第二主动区104与终端区106，其中终端区106分隔第一主动区102与第二主动区104。在一实施例中，终端区106环绕第一主动区102与第二主动区104。如图2所示，PIN 二极管20配置于第一主动区102上。肖特基二极管30配置于第二主动区104上。终端结构40配置于终端区106上。在此实施例中，PIN 二极管20为沟道式PIN二极管，肖特基二极管30为沟道式金氧半导体势垒肖特基(TMBS) 二极管，且终端结构40为场板结构，但本专利技术并不以此为限。在第一主动区102中，N型外延层110配置于N+型基底108上。N+型基底包括硅基底、绝缘层上覆硅(SOI)基底或II1-V族半导体基底。II1-V族半导体基底可为SiC基底、GaAs基底或GaN基底。多个沟道114配置于N型外延层110中。绝缘层116配置于沟道114的表面上。绝缘层116的材料包括氧化硅。导体层118填满沟道114。导体层118的材料包括多晶硅。多个P+型掺杂区120配置于沟道114之间的N型外延层110中。在一实施例中，一个P+型掺杂区120配置于紧邻终端区106 —侧的N型外延层110中；换句话说，位于最靠近终端区106的沟道114与终端区106之间的N型外延层110中。导体层124配置于N型外延层110上。在N+型基底108相对于N型外延层110的另一表面配置有导体层142。导体层124与导体层142的材料包括金属，例如铝、铜或其合金。在此实施例中，N型外延层110与P+型掺杂区120构成PIN 二极管20。在第二主动区104中，N型外延层110配置于N+型基底108上。多个沟道126配置于N型外延层110中。绝缘层128配置于沟道126的表面上。绝缘层128的材料包括氧化硅。导体层130填满沟道126。导体层130的材料包括多晶硅。一个P+型掺杂区132配置于紧邻终端区106 —侧的N型外延层110中。在一实施例中，P+型掺杂区132配置于最靠近终端区106的沟道126与终端区106之间的N型外延层110中，但未与此沟道126接触。肖特基势本文档来自技高网...
【技术保护点】
一种单片式混合整流二极管结构，其特征在于，包括：芯片，具有第一主动区、第二主动区与终端区；至少一PIN二极管，配置于该第一主动区上；至少一肖特基二极管，配置于该第二主动区上；以及终端结构，配置于该终端区上，其中该终端区分隔该第一主动区与该第二主动区，且该PIN二极管与该肖特基二极管共享该终端结构。
【技术特征摘要】
【专利技术属性】
技术研发人员：郑谦兴，
申请(专利权)人：硕颉科技股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。