半导体集成电路制造技术

本发明专利技术公开了一种半导体集成电路。功率ＭＯＳ－ＦＥＴ被用作非绝缘ＤＣ／ＤＣ变换器中的高端开关晶体管。用作功率ＭＯＳ－ＦＥＴ源极端子的电极区分别通过连结导线连接到一个外部引线和两个外部引线。所述一个外部引线是连接到用于驱动栅极的通路上的外部端子。所述两个外部引线中的每一个是连接到主电流通路的外部端子。由于以分立的形式连接主电流通路和栅极驱动通路，因此可以减小寄生电感的影响，并提高电压变换效率。

【技术实现步骤摘要】

本专利技术涉及电源电路或类似电路中使用的开关IC (集成电路)， 更具体地，涉及有效地应用于通过DC/DC变换器提高发电效率的技 术。
技术介绍
最近，增大电源中使用的功率MOSFET (金属氧化物半导体场 效应晶体管)的频率，已经用于实现减小电源电路或类似电路的尺寸 以及高速负载响应。特别应用于个人电脑、电脑游戏机或类似装置中的非绝缘DC/ DC变换器，表现出趋于电流增大和频率提高，并需要增大流入被驱 动的CPU或类似的器件的电流，减小与无源部分对应的扼流圈以及输 入/输出电容的尺寸，等等。非绝缘DC/DC变换器已经广泛应用于，例如，个人电脑、电 脑游戏机或类似装置中的电源电路。非绝缘DC/DC变换器，对于装 在电子系统中的CPU或类似的器件，需要提高效率和减小尺寸，同时 增大电流和降低电压。非绝缘DC / DC变换器包括高端开关(high side switch)和低端开 关(low side switch)。所述开关分别利用功率MOS-FET (金属氧化物5半导体-场效应晶体管)。这些开关通过交替地接通和关断(ON/OFF)执行电压变换，同 时高端和低端彼此同步。高端开关是一个控制DC/DC变换器的开 关，而低端开关是一个同步的整流开关。作为一种功率MOS-FET用树脂密封的半导体器件，公知的是， 例如，在栅极端子与源极端子之间具有这样一种半导体器件，其中的 接地电极端子连接到通过分立半导体芯片形成的接地电极。金线或类 似的低阻抗物质，用于连接各个源、栅和接地电极以及它们对应的电 极端子，从而当在高频操作下驱动时减小装置的噪音(见，例如，下 面的专利文献l)专利文献l曰本未审查的专利申请，公开号No，2002 - 009219
技术实现思路
但是，本专利技术人已经发现，DC/DC变换器包括如下问题。 图21是本专利技术人讨论的DC/DC变换器50的示意性电路结构 图。DC/DC变换器50包括的一种结构是，每个高端开关51和低端 开关52包括功率MOS-FET，并在电源电压Vin和基准电压之间串联。 当高端开关51和低端开关52分别设计成一个封装，例如，出现 半导体器件的焊线和外部引线以及安装这些器件的印刷电路板上使用的布线等的寄生电感LdH、 LsH、 LdL、 LgH、 LgL和LsL，如图中所示。特别当高端开关51的寄生电感LsH增大时，出现的问题是，高 端开关51的接通和关断损耗变大，从而变换效率大大降低。图22是表示DC/DC变换器50的损耗部分与LsH的关系的说明图。在图22中，点染的打点区表示高端开关51的接通损耗，剖面线 区表示低端开关52的关断损耗，空白区表示低端开关52的损耗。 如图所示，可以理解的是，当寄生电感LsH增大时，特别是，高端开关51的接通损耗变大，从而变换效率大大降低。这是因为，当主电流流过寄生电感LsH时，在图21的点A与高 端开关51的源极端子之间出现反电动势，从而充分的栅电压不能应用 于高端开关51。由于接通和关断损耗分别与频率或输出电流成比例，损耗部分随 着电流增大和效率提高而变大。本专利技术的一个目的是提供一种电源系统，甚至当寄生电感大时也 能减小对栅电压的影响，并大大提高电压变换效率。本专利技术的另一个目的是提供一种半导体器件，它能大大减小寄生 电感，从而充分地提高电压变换效率。从本专利技术的说明书和附图的描述中，本专利技术的上述和其它目的及 其新颖的特征将变得更加清楚。本专利技术申请中描述中的、具有代表性的 一 个
技术实现思路
将筒要介绍如下(1) 本专利技术提供一种半导体器件，包括用作高端开关的第一功 率晶体管，其中所述第一功率晶体管的源极端子分别连接到第一外部 连接端子和第二外部连接端子，第一外部连接端子和第二外部连接端 子是分别形成的，从而以不同的通路彼此分离。本专利技术申请的其它
技术实现思路
将筒要描迷如下(2) 本专利技术提供一种半导体器件，包括用作高端开关的第一 功率晶体管，用作低端开关第二功率晶体管，以及驱动第一和第二功 率晶体管的驱动器(driver)，其中所述第一功率晶体管的源极端子以不 同的通路分别连接到与第二功率晶体管漏极连接的第 一外部连接端 子，以及连接到所述驱动器中的源极接地端子。(3) 本专利技术还提供一种半导体器件，包括用作高端开关的第一 功率晶体管，用作低端开关的第二功率晶体管，以及驱动控制器，所 述驱动控制器包括驱动所述第一功率晶体管和第二功率晶体管的驱动 器以及产生用于驱动和控制所述驱动器的控制信号的控制器，其中所 述第 一功率晶体管的源极端子以不同的通路分别连接到与所述第二功率晶体管漏极连接的第 一外部连接端子，以及连接到所述驱动控制器 内的源极接地端子。(4) 并且，本专利技术提供一种电源系统，包括用作高端开关的第 一功率晶体管，驱动所述第一功率晶体管的驱动器，平滑线圏 (smoothing coil),以及印刷线路板，所述第一功率晶体管、驱动器和 线圏封装在所述印刷线路板上，其中所述第一功率晶体管的源极端子 连接到分别形成的、从而以不同的通路彼此分离的第一外部连接端子 和第二外部连接端子，其中所述印刷线路板具有第一布线和笫二布线，所述第 一功率晶体管的第 一外部连接端子通过所述第 一布线连接到驱 动器，所述第一功率晶体管的第二外部连接端子和线圈的连接部分通 过所述第二布线连接，并且，第一布线和第二布线分别形成不同的通 路。(5) 并且，本专利技术提供一种电源系统，包括功率模块、驱动器、 平滑线圏和印刷线路板，所述功率模块包括用作高端开关的第一功率 晶体管和用作低端开关的第二功率模块，所述驱动器用于驱动功率模 块，所述功率模块、驱动器和线圏封装在所述印刷线路板上，其中所 述第一功率晶体管的源极端子连接到分别形成的、从而以不同的通路 彼此分离的第 一外部连接端子和第二外部连接端子，其中所述印刷线 路板具有第一布线和第二布线，所述第一功率晶体管的第一外部连接 端子通过所述第一布线连接到所述驱动器，所述第一功率晶体管的第 二外部连接端子和所述线圏的连接部分通过所述第二布线连接，并且， 所述第一布线和第二布线分别形成不同的通路。附图说明图1是表示根据本专利技术实施例1、功率MOS-FET结构的一个例 子的说明图2是图1所示功率MOS-FET的剖视图3是表示图l所示的功率MOS-FET中芯片布线图的一个例子 的说明图；图4是表示印刷线路板封装的一个例子的说明图，印刷线路板上利用图1所示的功率MOS-FET设计了 DC/DC变换器；图5是封装在图4所示印刷线路板上的DC/DC变换器的等效电路图6是表示图l所示功率MOS-FET的另一个结构例子的说明图；图7是图6所示功率MOS-FET的剖视图；图8是表示图7所示功率MOS-FET的另 一个结构例子的说明图；图9是图8所示功率MOS-FET的剖;f见图10是根据本专利技术实施例2的、功率IC的结构的一个例子的说明图11是图IO所示功率IC的剖视图12是表示印刷线路板封装的一个例子的说明图，印刷线路板上利用图IO所示的功率IC设计了 DC/DC变换器；图13是根据本专利技术实施例3的、功率IC的结构的一个例子的说明图14是图13所示的功率IC的剖视图15是表示绝缘型DC/DC变换器的一个结构例子的电路图，其中使用了图13所示的功率IC;图1本文档来自技高网...

【技术保护点】
一种组装在一个模塑封装中的半导体集成电路，包括：　第一半导体芯片，包括第一功率ＭＯＳ　ＦＥＴ；　第二半导体芯片，包括第二功率ＭＯＳ　ＦＥＴ；　第三半导体芯片，包括预驱动器，所述预驱动器驱动第一功率ＭＯＳＦＥＴ和第二功率ＭＯ Ｓ　ＦＥＴ。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：白石正树，岩崎贵之，松浦伸悌，宇野友彰，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]