半导体集成电路制造技术

本发明专利技术公开了一种半导体集成电路，包括：包括构成二极管的阳极的第一极性型扩散层和与所述第一极性型扩散层相向布置且构成阴极的第二极性型扩散层的二极管、所布置的将所述二极管的四方包围起来的第二极性型衬底或者阱接触，在所述二极管的第一极性型扩散层、第二极性型扩散层上，分别形成有用以与外部进行电连接的多个接触孔，在所述衬底或者阱接触中除了位于与所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向垂直的方向上的部位，形成有多个接触孔。因此，在包括二极管元件的半导体集成电路中，抑制了电流在阳极端部的阱接触的集中，谋求了二极管元件的可靠性提高。

【技术实现步骤摘要】

本专利技术涉及包括二极管的半导体集成电路及系统LSI的改良。
技术介绍
近年来，伴随着系统LSI的高功能化，多个数字电路块、多个模拟电路块就混合着安装在一个芯片内了。此时的问题是，数字电路块的噪音会传播到模拟电路块中。因此，在系统LSI中，将数字电路块和模拟电路块的电源分开了。但是，如图20所示，为了保护它们免受由于静电放电(ESD =Electro Static Discharge)造成的损伤，在数字电路块的电源和模拟电路块的电源之间插入了 1组将二极管D1、D2布置成逆向而构成的保护元件。通过插入这些二极管元件D1、D2，便既能使电源噪音的传播得到缓和，又能确保抗来自ESD的浪涌的特性。如专利文献1所记载的那样，上述为了使噪音传播等得以缓和而布置的所述二极管元件Dl、D2的具体结构，是使用了 MOS晶体管。《专利文献1》特许第2598147号公报
技术实现思路
-专利技术要解决的问题-然而，从小面积化的角度来看，所述二极管元件Dl、D2的最理想的具体结构，是使用没有栅极的二极管元件构成，来代替象现有技术那样使用MOS晶体管构成。例如所提出的图21所示的结构就是这样的二极管元件的结构。该图中所示的二极管元件D是这样的，在阱1上形成有构成阳极的扩散层5、布置在扩散层5的左侧和右侧且构成阴极的扩散层4、4。这些扩散层4、5都形成为细长矩形的图案。在构成所述阳极和阴极的扩散层4、5的周围设置有阱接触2。阱接触2将构成这些阳极、阴极的扩散层4、5包围起来，目的是使在这些阳极、阴极产生的噪音不传播到外部。构成所述阳极和阴极的扩散层4、5以及阱接触2中，形成并紧密地排列有用以与外部连接的多个接触孔3。在这样的二极管元件D中，在施加浪涌电压之际，如图22中的实线所示，让电流从构成阳极的扩散层5流到构成阴极的扩散层4中，便能进行放电来吸收浪涌电压。然而，已知在所述结构中有以下缺陷。也就是说，在如图21所示的二极管元件D 中，因为在周围布置有阱接触2，所以电流不仅从构成阳极的扩散层5流到构成阴极的扩散层4中，电流还会从构成阳极的扩散层5流到附近部位的阱接触2中，如图22中的虚线所示。这里能够预测到的就是，电流集中到阱接触2附近的阳极即扩散层5的接触孔3中，该接触孔3遭到破坏。这里，能够想到的可采用的结构是有的，例如将构成阳极的扩散层5的四个角切掉一些，且让扩散层5上的接触孔3离开四个角，这样来对角部的电场集中进行缓和。但在这种想法下，因为接触孔的数量变少，所以流到二极管元件的电流量会受接触孔的数量限制，而不能充分地发挥出作为保护元件的能力。这一情况在接触孔径很小的微细工艺中就是问题了。本专利技术正是为解决上述问题而开发出来的，其目的在于提供一种能够边防止二极管元件遭破坏、可靠性下降，边充分地发挥出作为保护元件的能力的半导体集成电路。-用以解决问题的技术方案_为达成所述目的，在本专利技术中，如图23所示，使构成二极管元件的阳极的扩散层与位于该扩散层附近的衬底或者阱接触之间的电阻值增大，做到难以使电流流向衬底或者阱接触。具体而言，第一方面的专利技术的半导体集成电路是这样的，包括包括构成二极管的阳极的第一极性型扩散层和与所述第一极性型扩散层相邻着布置且构成阴极的第二极性型扩散层的二极管、布置在所述二极管周围的第二极性型衬底或者阱接触，所述二极管的第一极性型扩散层、第二极性型扩散层、所述衬底或者阱接触上，分别形成有用以与外部进行电连接的多个接触孔。所述第二极性型的衬底或者阱接触的多个接触孔的布置间距，被设定得比构成所述二极管的阳极的第一极性型扩散层的多个接触孔的布置间距大。第二方面所述的本专利技术的半导体集成电路是这样的，包括包括构成二极管的阳极的第一极性型扩散层和与所述第一极性型扩散层相向布置且构成阴极的第二极性型扩散层的二极管、所布置的将所述二极管的四方包围起来的第二极性型衬底或者阱接触，在所述二极管的第一极性型扩散层、第二极性型扩散层上，分别形成有用以与外部进行电连接的多个接触孔。在所述衬底或者阱接触中除了位于与所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向垂直的方向上的部位上，形成有多个接触孔。第三方面所述的本专利技术是这样的，在所述第二方面所述的半导体集成电路中，形成在所述衬底或者阱接触上的多个接触孔所在的部位，仅仅是位于所述衬底或者阱接触中所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向上的部位。第四方面所述的本专利技术的半导体集成电路是这样的，包括包括构成二极管的阳极的第一极性型扩散层和与所述第一极性型扩散层相向布置且构成阴极的第二极性型扩散层的二极管。又包括仅位于所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向上的第二极性型衬底或者阱接触，所述二极管的第一极性型扩散层、第二极性型扩散层、所述衬底或者阱接触上，分别形成有用以与外部进行电连接的多个接触孔。第五方面所述的本专利技术的半导体集成电路是这样的，一种半导体集成电路，包括 包括构成二极管的阳极的第一极性型扩散层和与所述第一极性型扩散层相向布置且构成阴极的第二极性型扩散层的二极管、所布置的将所述二极管的四方包围起来的第二极性型衬底或者阱接触，在所述二极管的第一极性型扩散层、第二极性型扩散层、所述衬底或者阱接触上，分别形成有用以与外部进行电连接的多个接触孔。所述衬底或者阱接触中位于与所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向垂直的方向上的部位，与位于所述相向方向上的部位相比，与所述二极管的第一极性型扩散层或者第二极性型扩散层的间隔距离较长。第六方面所述的本专利技术是这样的，在所述第五方面所述的半导体集成电路中，所述第二极性型的衬底或者阱接触的多个接触孔的布置间距，被设定得比构成所述二极管的阳极的第一极性型扩散层的多个接触孔的布置间距大。第七方面所述的本专利技术是这样的，在所述第五方面所述的半导体集成电路中，形成在所述衬底或者阱接触上的多个接触孔所在的部位，仅是除了与所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向垂直的方向上的部位以外的部位。第八方面所述的本专利技术是这样的，在所述第五方面所述的半导体集成电路中，形成在所述衬底或者阱接触上的多个接触孔所在的部位，仅仅是所述衬底或者阱接触中位于所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向上的部位。第九方面所述的本专利技术的半导体集成电路是这样的，包括包括构成二极管的阳极的第一极性型扩散层和与所述第一极性型扩散层相向布置且构成阴极的第二极性型扩散层的二极管、与构成所述二极管的阴极的第二极性型扩散层共有扩散层且以将所述二极管的四方都包围起来的方式布置着的第二极性型衬底或者阱接触，所述二极管的第一极性型扩散层、第二极性型扩散层、所述衬底或者所述阱接触上，分别形成有用以与外部进行电连接的多个接触孔。所述衬底或者阱接触中位于与所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向垂直的方向上的部位，与位于所述相向方向上的部位相比，与所述二极管的第一极性型扩散层或者第二极性型扩散层的间隔距离较长。第十方面所述的本专利技术是这样的，在所述第九方面所述的半导体集成电路中，所述第二极性型的衬底或者阱接触上的多个接触孔的布置间距，被设定得比构成所述二极管的阳极的第一极性型扩散层上的多个接触孔的布置间距大。第十一方本文档来自技高网...

【技术保护点】
１．一种半导体集成电路，包括：包括构成二极管的阳极的第一极性型扩散层和与所述第一极性型扩散层相向布置且构成阴极的第二极性型扩散层的二极管、所布置的将所述二极管的四方包围起来的第二极性型衬底或者阱接触，在所述二极管的第一极性型扩散层、第二极性型扩散层上，分别形成有用以与外部进行电连接的多个接触孔，其特征在于：在所述衬底或者阱接触中除了位于与所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向垂直的方向上的部位，形成有多个接触孔。

【技术特征摘要】
2006.04.27 JP 2006-1241101.一种半导体集成电路，包括包括构成二极管的阳极的第一极性型扩散层和与所述第一极性型扩散层相向布置且构成阴极的第二极性型扩散层的二极管、所布置的将所述二极管的四方包围起来的第二极性型衬底或者阱接触，在所述二极管的第一极性型扩散层、 第二极性型扩散层上，分别形成有用以与外部进行电连接的多个接触孔，其特征在于在所述衬底或者阱接触中除了位于与所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向垂直的方向上的部位，形成有多个接触孔。2.根据权利要求1所述的半导体集成电路，其特征在于形成在所述衬底或者阱接触中的多个接触孔所在的部位，仅仅是所述衬底或者阱接触中位于所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向上的部位。3.一种半导体集成电路，包括包括构成二极管的阳极的第一极性型扩散层和与所述第一极性型扩散层相向布置且构成阴极的第二极性型扩散层的二极管，其特征在于又包括仅位于所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向上的第二极性型衬底或者阱接触，所述二极管的第一极性型扩散层和第二极性型扩散层、所述衬底或者阱接触上，分别形成有用以与外部进行电连接的多个接触孔。4.一种半导体集成电路，包括包括构成二极管的阳极的第一极性型扩散层和与所述第一极性型扩散层相向布置且构成阴极的第二极性型扩散层的二极管、所布置的将所述二极管的四方包围起来的第二极性型衬底或者阱接触，在所述二极管的第一极性型扩散层、 第二极性型扩散层、所述衬底或者阱接触上，分别形成有用以与外部进行电连接的多个接触孔，其特征在于所述衬底或者阱接触中位于与所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向垂直的方向上的部位，与位于所述相向方向上的部位相比，与所述二极管的第一极性型扩散层或者第二极性型扩散层的间隔距离较长。5.根据权利要求4所述的半导体集成电路，其特征在于所述第二极性型的衬底或者阱接触的多个接触孔的布置间距，被设定得比构成所述二极管的阳极的第一极性型扩散层的多个接触孔的布置间距大。6.根据权利要求4所述的半导体集成电路，其特征在于形成在所述衬底或者阱接触上的多个接触孔所在的部位，仅是除了与所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向垂直的方向上的部位以外的部位。7.根据权利要求4所述的半导体集成电路，其特征在于形成在所述衬底或者阱接触上的多个接触孔所在的部位，仅仅是所述衬底或者阱接触中位于所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向上的部位。8.一种半导体集成电路，包括包括构成二极管的阳极的第一极性型扩散层和...

【专利技术属性】
技术研发人员：宇佐美志郎，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP