半导体集成电路制造技术

本发明专利技术公开了一种半导体集成电路，包括：第一焊盘，所述第一焊盘被配置成接收第一电压；第二焊盘，所述第二焊盘被配置成接收第二电压；内部电压发生电路，所述内部电压发生电路被配置成在测试模式期间响应于第二电压而产生具有与第一电压相同的电压电平的第三电压；以及内部电路，所述内部电路被配置成在正常模式期间使用第一电压和第二电压来执行正常操作而在测试模式期间使用第二电压和第三电压来执行测试操作。

【技术实现步骤摘要】
本专利技术的示例性实施例涉及一种半导体设计技术，且更具体而言，涉及一种半导体集成电路。
技术介绍
根据本专利技术的技术的半导体集成电路可以包括半导体存储器，诸如动态随机存取存储器(DRAM)。 图I是示出使用外部电源电压和内部电源电压的现有的双数据速率3动态随机存取存储(DDR3 DRAM)器件的框图。参见图1，DDR3 DRAM器件10包括电源电压焊盘12、升压器14和内部电路16。电源电压焊盘12从外部接收电源电压VDD。升压器14将经由电源电压焊盘12施加的电源电压VDD升高以产生电压电平高于电源电压VDD的电压电平的升压电压VPP。内部电路16基于电源电压VDD和升压电压VPP来执行指定的操作。图2是示出使用外部电源电压和内部电源电压的现有的DDR4 DRAM器件的框图。参见图2，DDR4 DRAM器件20包括电源电压焊盘22、升压器焊盘24和内部电路26。电源电压焊盘22从外部接收电源电压VDD。升压器焊盘24从外部接收电压电平高于电源电压VDD的电压电平的升压电压VPP。内部电路26基于经由电源电压焊盘22和升压器焊盘24接收的电源电压VDD和升压电压VPP来执行指定的操作。简本文档来自技高网...

【技术保护点】
一种半导体集成电路，包括：第一焊盘，所述第一焊盘被配置成接收第一电压；第二焊盘，所述第二焊盘被配置成接收第二电压；内部电压发生电路，所述内部电压发生电路被配置成在测试模式期间响应于所述第二电压而产生具有与所述第一电压相同的电压电平的第三电压；以及内部电路，所述内部电路被配置成在正常模式期间使用所述第一电压和所述第二电压来执行正常操作，而在所述测试模式期间使用所述第二电压和所述第三电压来执行测试操作。

【技术特征摘要】
2011.07.26 KR 10-2011-00741881.一种半导体集成电路，包括 第一焊盘，所述第一焊盘被配置成接收第一电压； 第二焊盘，所述第二焊盘被配置成接收第二电压； 内部电压发生电路，所述内部电压发生电路被配置成在测试模式期间响应于所述第二电压而产生具有与所述第一电压相同的电压电平的第三电压；以及 内部电路，所述内部电路被配置成在正常模式期间使用所述第一电压和所述第二电压来执行正常操作，而在所述测试模式期间使用所述第二电压和所述第三电压来执行测试操作。2.如权利要求I所述的半导体集成电路，其中，所述内部电压发生电路包括泵浦电路，所述泵浦电路响应于测试模式信号而产生电压电平高于所述第二电压的所述第三电压。3.如权利要求I所述的半导体集成电路，其中，所述内部电压发生电路包括降压变换器型电路，所述降压变换器型电路响应于测试模式信号而产生电压电平低于所述第二电压的所述第三电压。4.如权利要求3所述的半导体集成电路，其中，所述内部电压发生电路包括 第一分压器，所述第一分压器被配置成通过以第一分压比将所述第二电压分压而产生参考电压； 第二分压器，所述第二分压器被配置成通过以第二分压比将所述第三电压分压而产生反馈电压； 比较器，所述比较器被配置成响应于所述测试模式信号而比较所述反馈电压与所述参考电压；以及 驱动器，所述驱动器被配置成响应于所述比较器的输出信号而将所述第二电压提供给所述第三电压的端子。5.—种半导体集成电路，包括 第一焊盘，所述第一焊盘被配置成接收第一电压； 第二焊盘，所述第二焊盘被配置成接收具有高于所述第一电压的电压电平的第二电压； 内部电压发生电路，所述内部电压发生电路被配置成响应于所述第二电压而产生第三电压，其中，所述第三电压在正常模式期间具有低于所述第一电压的电压电平而在测试模式期间具有与所述第一电压相同的电压电平；以及 内部电路，所述内部电路被配置成在所述正常模式期间使用所述第一电压至所述第三电压来执行正常操作，而在所述测试模式期间使用所述第二电压和所述第三电压来执行测试操作。6.如权利要求5所述的半导体集成电路，其中，所述第一电压和所述第三电压的端子相互电连接。7.如权利要求5...

【专利技术属性】
技术研发人员：尹相植，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：