本发明专利技术公开了一种半导体集成电路，包括：第一半导体芯片，包括在第一操作模式下被使能并输出第一输出信号的第一输出电路和在第二操作模式下被使能并输出第二输出信号的第二输出电路；第二半导体芯片，包括在第一操作模式下被使能并接收第一输出信号的第一输入电路和在第二操作模式下被使能并接收第二输出信号的第二输入电路；以及共用贯穿芯片通孔，被配置为垂直穿透第一半导体芯片，一端与第一输出电路和第二输出电路耦合，而另一端与第一输入电路和第二输入电路耦合，并为在不同的操作模式下使能的第一输出信号和第二输出信号的传输提供接口，所述不同的操作模式包括第一操作模式和第二操作模式。
【技术实现步骤摘要】
本专利技术的示例性实施例涉及半导体设计技术，更具体而言涉及半导体集成电路。
技术介绍
总体而言，半导体集成电路的封装技术已经在减小尺寸和提高装配可靠性方面取得了持续的进步。尽管电气/电子设备的微型化，为了获得高性能，已经开发出层叠封装技术。在半导体行业中，“层叠”是指将至少两个半导体芯片或封装垂直堆叠。当层叠封装应用于半导体存储器件时，半导体存储器件可以具有比通过常规的半导体集成电路制造工艺实现的存储容量大超过两倍的存储容量。此外，由于层叠封装在提高装配密度和提高装配面积的利用率以及增加存储容量方面是有优势的，因此层叠封装技术引起了人们的注辰、ο可以通过将各个半导体芯片层叠并随后一次将层叠的半导体芯片封装的方法、或者通过将已封装的各个半导体芯片层叠的方法来制造层叠封装。层叠封装中的各个半导体芯片可以经由金属引线或贯穿芯片通孔电连接。在此，使用贯穿芯片通孔的层叠封装具有这样的结构，即其中贯穿芯片通孔被形成在半导体芯片内并且半导体芯片经由贯穿芯片通孔在垂直方向上彼此物理连接并电连接。在此，贯穿芯片通孔可以是贯穿硅通孔(TSV)。图1示出典型的贯穿芯片通孔。参见图1，通过在半导体芯片A中形成通孔并用金属填充所述通孔以形成贯穿芯片通孔B，来形成供层叠用的半导体芯片C。通过层叠多个这样的半导体芯片C来形成半导体集成电路。制造得到的半导体集成电路通常称作为三维(3D)层叠封装半导体集成电路。图2示出典型的半导体集成电路的概念图。在本说明书中，以一个层叠在另一个上且具有两个贯穿芯片通孔的两个半导体芯片为例来解释本专利技术的技术。参见图2，半导体集成电路100包括垂直层叠的第一半导体芯片110和第二半导体芯片120 ；以及第一贯穿芯片通孔130和第二贯穿芯片通孔140，所述第一贯穿芯片通孔 130和第二贯穿芯片通孔140穿透第一半导体芯片110并且将从第一半导体芯片110输出的第一控制信号SIGNAL_TSV1和第二控制信号SIGNAL_TSV2传送至第二半导体芯片120。 在此，第二半导体芯片120可以不具有任何贯穿芯片通孔。这是因为，当在第一半导体芯片 110和第二半导体芯片120的上部的表面形成各种电路时，第二半导体芯片120可以经由表面上形成的焊盘接收从第一半导体芯片110输出的各种信号。当多于三个的半导体芯片被层叠时，最下面的半导体芯片可以不具有这种贯穿芯片通孔。与此同时，与第二半导体芯片120重叠的第一半导体芯片110通常称作为主芯片。 主芯片对从外部例如从控制器施加的外部信号进行缓冲，并且经由第一贯穿芯片通孔130 和第二贯穿芯片通孔140控制第二半导体芯片120。由主芯片控制的第二半导体芯片120 通常称作为从芯片。主芯片110包括第一输出电路112和第二输出电路114，所述第一输出电路112和第二输出电路114用于输出用来控制从芯片120的第一控制信号SIGNAL_TSV1和第二控制信号SIGNAL_TSV2。在此，第一输出电路112和第二输出电路114被设置在主芯片110的上表面。从芯片120包括用于接收第一控制信号SIGNAL_TSV1和第二控制信号SIGNAL_ TSV2的第一输入电路122和第二输入电路124。在此，第一输入电路122和第二输入电路 124被设置在从芯片120的表面。第一贯穿芯片通孔130的一端与第一输出电路112耦合，第一贯穿芯片通孔130 的另一端与第一输入电路122耦合。第一贯穿芯片通孔130为第一输出电路112所输出的第一控制信号SIGNAL_TSV1传输到第一输入电路122提供接口。第二贯穿芯片通孔140的一端与第二输出电路114耦合，第二贯穿芯片通孔140的另一端与第二输入电路IM耦合。 第二贯穿芯片通孔140为第二输出电路114所输出的第二控制信号SIGNAL_TSV2传输到第二输入电路1 提供接口。在图2中，示出半导体集成电路具有第一贯穿芯片通孔130和第二贯穿芯片通孔140。然而，图2的半导体集成电路可以包括数百个或数千个贯穿芯片通孔。在具有上述结构的半导体集成电路100中，主芯片110与从芯片120经由第一贯穿芯片通孔130和第二贯穿芯片通孔140交换第一控制信号SIGNAL_TSV1和第二控制信号 SIGNAL_TSV2。利用这种结构，半导体集成电路100可以减少电流消耗和减小信号延迟。然而，现有的半导体集成电路100存在以下几个问题。第一贯穿芯片通孔130和第二贯穿芯片通孔140用作接口，第一控制信号SIGNAL_ TSVl和第二控制信号SIGNAL_TSV2经由所述接口在主芯片110与从芯片120之间传输。在此，第一贯穿芯片通孔130和第二贯穿芯片通孔140中的每个用作一个信号即第一控制信号SIGNAL_TSV1或第二控制信号SIGNAL_TSV2的接口。因此，如果在主芯片110与从芯片 120之间存在许多信号要被提供接口，则贯穿芯片通孔的数量随着要被提供接口的信号的数量而增加。这会增加半导体集成电路100的整体尺寸。另外，在制造半导体芯片时，在此， 即在制造主芯片110时，净裸片(net die)可能会减少。
技术实现思路
本专利技术的一个实施例涉及一种半导体集成电路，所述半导体集成电路具有优化了的贯穿芯片通孔数量，用于在面积方面进行改善。根据本专利技术的一个实施例，提供了一种半导体集成电路，包括半导体芯片，所述半导体芯片包括多路复用器，所述多路复用器用于响应于操作模式信号将第一信号多路复用为输出信号并输出所述输出信号；以及共用贯穿芯片通孔，所述共用贯穿芯片通孔被配置为垂直地穿透所述半导体芯片并为所述输出信号的传输提供接口。根据本专利技术的另一个实施例，提供了一种半导体集成电路，包括第一半导体芯片，所述第一半导体芯片包括第一输出电路和第二输出电路，所述第一输出电路在第一操作模式下被使能并输出第一输出信号，所述第二输出电路在第二操作模式下被使能并输出第二输出信号；第二半导体芯片，所述第二半导体芯片包括第一输入电路和第二输入电路， 所述第一输入电路在所述第一操作模式下被使能并接收所述第一输出信号，所述第二输入电路在所述第二操作模式下被使能并接收所述第二输出信号；以及共用贯穿芯片通孔，所述共用贯穿芯片通孔被配置为垂直地穿透所述第一半导体芯片，一端与所述第一输出电路和所述第二输出电路耦合，而另一端与所述第一输入电路和所述第二输入电路耦合，并且所述共用贯穿芯片通孔为在不同的操作模式下被使能的所述第一输出信号和所述第二输出信号的传输提供接口，所述不同的操作模式包括所述第一操作模式和所述第二操作模式。附图说明图1示出典型的贯穿芯片通孔。图2示出典型的半导体集成电路的概念图。图3是根据本专利技术的一个实施例的半导体集成电路的概念图。图4是详细描述图3所示的半导体集成电路的示意图。图5A是示例性描述图4的第一输出电路的内部电路图。图5B是示例性描述图4的第一输入电路的内部电路图。具体实施例方式下面将参照附图更加详细地描述本专利技术的示例性实施例。然而，本专利技术可以用不同的方式来实施，并且不应当理解为限于本文所描述的实施例。确切地说，提供这些实施例使得本说明书对于本领域技术人员而言，将是清楚且完整的，并且将充分传达本专利技术的范围。在本说明书中，在本专利技术的各幅附图和各个实施例中，相同的附本文档来自技高网...
【技术保护点】
１．一种半导体集成电路，包括：半导体芯片，所述半导体芯片包括多路复用器，所述多路复用器用于响应于操作模式信号将第一信号多路复用为输出信号并输出所述输出信号；以及第一共用贯穿芯片通孔，所述第一共用贯穿芯片通孔被配置为垂直穿透所述半导体芯片并为所述输出信号的传输提供接口。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：丘泳埈，尹泰植，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。