本发明专利技术提供一种静态随机存取存储器，该静态随机存取存储器包括：至少二存储器单元，共用一读取位元线以及一写入位元线。各存储器单元耦接至各别的读取字线以及各别的字线。一写入追踪控制电路，耦接至上述存储器单元以决定上述存储器单元的一写入时间。上述写入追踪控制电路接收一输入电压以及提供一输出电压，且于一写入追踪操作期间可设定各上述存储器单元的上述读取字线以及写入字线。本发明专利技术可完成精确的写入追踪。
【技术实现步骤摘要】
本专利技术主要涉及一种集成电路，特别涉及一种存储器电路。
技术介绍
关于一静态随机存取存储器(Static Random Access Memory或SRAM)，可利用一写入追踪电路(write tracking circuit)或一模拟存储器单元(emulation memory cell)以决定其写入时间。根据上述写入时间，可决定用于一写入操作的一字线脉冲的宽度。在传统的方法中，写入追踪电路或模拟存储器单元使用设置于一存储器阵列区域外的逻辑装置，当上述逻辑装置与存储器单元位于不同程序、电压、以及温度(process voltage temperature或PVT)的情况下时，传统写入追踪电路或模拟存储器单元幷无法提供精准的写入追踪。此外，实际的存储器阵列中具有不同的电路负载(例如，电容)，以及不同的装置特性(例如，电流，装置速度，等等)，故难以完成精确的写入追踪。因此，需要一种新的电路及方法以解决上述问题。
技术实现思路
为克服上述现有技术的缺陷，根据本专利技术一实施例提供一种静态随机存取存储器，包括至少二存储器单元，共用一读取位元线以及一写入位元线，各上述存储器单元分别耦接至对应的读取字线以及写入字线；以及一写入追踪控制电路，耦接至上述存储器单元以决定上述存储器单元的一写入时间，其中上述写入追踪控制电路接收一输入电压以及提供一输出电压，且于一写入追踪操作期间设定各上述存储器单元的上述读取字线以及写入字线。根据本专利技术一实施例提供一种静态随机存取存储器方法，适用于一静态随机存取存储器，包括于一写入追踪操作下同时写入一数据至共用一读取位元线以及一写入位元线的至少二存储器单元；从上述读取位元线读取写入至上述存储器单元的上述数据；以及利用一写入追踪控制电路决定上述静态随机存取存储器的一写入时间。根据本专利技术一实施例提供一种静态随机存取存储器，包括至少二存储器单元，共用一读取位元线以及一写入位元线，各上述存储器单元分别耦接至对应的读取字线以及写入字线；以及一写入追踪控制电路，耦接至上述存储器单元以决定上述存储器单元的一写入时间，上述写入追踪控制电路包括一第一PMOS晶体管，上述第一PMOS晶体管用以对上述写入位元线预充电，以及一第二PMOS晶体管，上述第二PMOS晶体管用以对上述读取位元线预充电，其中上述写入追踪控制电路接收一输入电压，其中于上述写入追踪操作期间上述输入电压同时写入存储器单元，于上述写入追踪操作期间根据耦接至上述存储器单元的上述读取位元线提供一输出电压，且于一写入追踪操作期间可设定各上述存储器单元的上述读取字线以及写入字线。根据本专利技术的静态随机存取存储器可完成精确的写入追踪。附图说明参考以下详细说明并配合附图图1是显示根据一些实施例的具有一写入追踪控制电路的一静态随机存取存储器的范例；图2是显示用于图1所示的具有一写入追踪控制电路的静态随机存取存储器在写入追踪操作期间的多种波形；以及图3为一流程图，显示一示范的方法用于图1所示的具有写入追踪控制电路的静态随机存取存储器。其中，附图标记说明如下100 静态随机存取存储器；102 存储器单元；106 写入追踪控制电路；108、114、116 反相器；110、112 反相器组;202、204、206、208、210、212 波型；302、304、306 步骤；附 NMOS晶体管；Pl、P2 PMOS 晶体管；RBL 读取位元线； Vout 输出电压；RBLB 读取位元线带；WBL 写入位元线；RffL 读取字线；WBLB 写入位元线带；T_write 写入时间；WffL 写入字线；Vdd、VSS、Vl、V2 电压;Vin 输入电压。具体实施例方式本专利技术制造以及应用的实施例详述于下文。应了解到，本专利技术提供多种可应用的专利技术概念，其可实现说明书中特定内容的多种变化。其中特定的实施例仅以一特定的制造和应用方式作举例，并非限制于其揭示的范围。图1为根据本专利技术一些实施例中具有一写入追踪控制电路的静态随机存取存储器的范例的电路图。该静态随机存取存储器100包括存储器单元102以及一写入追踪控制电路106。该静态随机存取存储器100具有分开的一读取位元线(read bitline或RBL) 以及写入位元线(write bitline或WBL)，因此为一双端口存储器(two-port memory) 于此实施例中上述存储器单元102包括具有电性连接至读取位元线、读取位元线带(read bitline bar或RBLB)、写入位元线、写入位元线带(write bitline bar或WBLB)、以及写入字线(write wordline或WffL)的10个晶体管。可移除耦接至读取位元线带的2个晶体管以使存储器单元102中的晶体管数量减少至8个。上述写入位元线(和/或是写入位元线带)具有多个电性连接的存储器单元(例如，64个、1 个等等)，其依照实施例而决定。上述写入追踪控制电路106包括P型金属氧化物半导体晶体管(以下以PMOS晶体管称之)P1、P2，N型金属氧化物半导体晶体管(以下以NMOS晶体管称之)Ni，反相器108、 114以及116，由两个串接反相器所构成的反相器组110，以及由三个串接反相器所构成的反相器组112。上述PMOS晶体管Pl以及P2用以分别对写入位元线以及读取位元线预充电。在此实施例中，上述NMOS晶体管m耦接至一选择多路器(未显示)，该选择多路器选择(例如，使能)上述写入位元线，以及如图1中所示该金属氧化物半导体晶体管m电性连接至电压Vdd，以指示上述写入位元线被使能以用于写入追踪操作。由两个串接反相器所构成的反相器组110用来使得信号Vin供应至PMOS晶体管Pl的延迟时间与经过反相器 108以及NMOS晶体管m的延迟时间一致。由三个串接反相器所构成的反相器组112用来使得反相器108的输出供应至PMOS晶体管P2的延迟时间与经过NMOS晶体管附以及存储器单元102中的晶体管至PMOS晶体管P2的延迟时间一致。然而，根据不同实施例可具有不同的延迟。写入追踪控制电路106电性连接至具有写入位元线、写入位元线带、读取位元线、以及读取位元线带。利用写入追踪控制电路106写入追踪操作，一给定数量的多个存储器单元102 (例如，最上面的5个存储器单元)的写入字线以及读取字线耦接在一起并设定(例如，耦接至一电源供给电压Vdd)。多个存储器单元102(例如，最上面的5个存储器单元)同时地写入相同的数据(于同一时间)。此外，多个存储器单元102(例如，最上面的5个存储器单元) 的读取位元线电性连接在一起并于写入追踪操作共用上述读取位元线。写入字线WWL、读取字线RWL以及读取位元线RBL所共同电性连接的存储器单元102的数量可根据写入追踪的速度(用来决定写入字线脉冲在一般写入操作下的宽度)以及将其共同电性连接所产生的晶体管结负载效应(transistor junction loading effect)来决定。于写入操作模式下借由将上述多个存储器单元102共同耦接时，由于多个存储器单元102可将电流合并，故可提升从读取位元线读取的速度。另一方面，当电性连接在一起的多个存储器单元102的数量增加时，同时会导致上述晶体管结负载(例如，电容) 增加本文档来自技高网...
【技术保护点】
１．一种静态随机存取存储器，包括：至少二存储器单元，共用一读取位元线以及一写入位元线，各上述存储器单元分别耦接至对应的读取字线以及写入字线；以及一写入追踪控制电路，耦接至上述存储器单元以决定上述存储器单元的一写入时间，其中上述写入追踪控制电路接收一输入电压以及提供一输出电压，且于一写入追踪操作期间设定各上述存储器单元的上述读取字线以及写入字线。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：王兵，许国原，陶昌雄，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。