SRAM单元制造技术

本发明专利技术实施例提供了一种SRAM单元，包括：写入单元，与写字线和写位线电连接，用于控制对该SRAM单元写入信息的状态；存储单元，与所述写入单元电连接，用于将所述写入信息反向，形成存储信息，提供存储节点将所述存储信息保存；读出单元，与读字线、读位线和所述存储单元电连接，用于读出所述存储信息。本发明专利技术实施例减小了SRAM单元占用的芯片的面积。

【技术实现步骤摘要】

本专利技术涉及半导体
，特别涉及SRAM单元。
技术介绍
随着以电子通讯技术为代表的现代高科技产业的不断发展，世界集成电路产业总产值以每年超过30%的速度发展，静态随机存储器(SRAM)作为一种重要的存储器件被广泛应用于数字与通讯电路设计中。SRAM是逻辑电路中一种重要部件，其因为具有功耗小，读取速度高等优点而广泛应用于数据的存储。现有技术提供了一种SRAM单元，请参考图1所示的现有技术的SRAM单元的电路结构示意图。包括第一 NMOS晶体管m和第四NMOS晶体管N4，栅极接写入字线WWL，源极接写入位线WBL，漏极作为写入节点；第一 CMOS晶体管101和第二 CMOS晶体管102，所述第一 CMOS晶体管101包括第一 PMOS晶体管Pl和第六NMOS晶体管N6，所述第二 CMOS晶体管102包括第二 PMOS晶体管 P2和第二 NMOS晶体管N2，所述第一 PMOS晶体管Pl漏极和第二 PMOS晶体P2的漏极接地， 所述第六NMOS晶体管N6的漏极、所述第一 PMOS晶体管Pl的源极和所述第二 PMOS晶体管 P2的源极、第二 NMOS晶体管N2的漏极以及所述第一 NMOS晶体管m的漏极(即所述写入节点)电连接；所述第一 PMOS晶体管Pl的栅极、第六NMOS晶体管N6的栅极、第二 PMOS晶体管P2的栅极、第二 NMOS晶体管N2的栅极、以及第四NMOS晶体管N4的漏极(即所述写入节点)电连接，所述第六NMOS晶体管N6的源极和第二 NMOS晶体管N2的源极接低电位 Vss ；第三NMOS晶体管N3和第五NMOS晶体管N5，所述第三NMOS晶体管N3的栅极接读操作字线RWL ；第三NMOS晶体管N3的漏极接读操作位线RBL，第三NMOS晶体管N3的源极接第五NMOS晶体管N5的源极，第五NMOS晶体管N5的源极接低电位Vss。在公开号为CN 101425332A的中国专利申请中可以发现更多关于现有的8T型 SRAM单元的信息。在实际中发现，由于需要使用8个晶体管，使得现有的SRAM单元占用的芯片面积较大。
技术实现思路
本专利技术实施例解决的问题是提供了一种SRAM单元，大大减小的SRAM单元占用的芯片的面积。为解决上述问题，本专利技术实施例提供一种SRAM单元，包括写入单元，与写字线和写位线电连接，用于控制对该SRAM单元写入信息的状态；存储单元，与所述写入单元电连接，用于将所述写入信息反向，形成存储信息，提供存储节点将所述存储信息保存；读出单元，与读字线、读位线和所述存储单元电连接，用于读出所述存储信息。可选地，所述反向单元为CMOS单元，所述CMOS单元由第二类型晶体管和第一类型晶体管构成，所述第二类型晶体管的漏极接高电位信号，所述第一类型晶体管接低电位信号，所述第二类型晶体管的源极和第一类型晶体管的漏极电连接，并形成存储节点，所述第二类型晶体管和第一类型晶体管的栅极与所述写入单元电连接。可选地，所述写入单元为写入晶体管，所述写入晶体管的栅极与所述写字线电连接，所述写入晶体管的源极与所述写位线电连接，所述写入晶体管的漏极与所述第二类型晶体管和第一类型晶体管的栅极电连接，形成写入节点，所述写入晶体管的载流子的导电类型与所述第一类型晶体管的载流子的导电类型相同。可选地，还包括电位维持晶体管，栅极与所述存储节点电连接，漏极与高电位电连接，源极与所述写入节点电连接，所述电位维持晶体管用于维持所述存储节点中的电位保持稳定，所述电位维持晶体管的载流子的导电类型与所述第二类型晶体管的载流子的导电类型相同。可选地，所述写入晶体管的阈值电压比所述电压维持晶体管的阈值电压小 0. 05 0. 2vo可选地，所述读出单元为读出晶体管，所述读出晶体管的栅极与读字线电连接，漏极与读位线电连接，源极与所述存储节点电连接。可选地，所述第二类型晶体管为PMOS晶体管，所述第一类型晶体管为NMOS晶体管。与现有技术相比，本专利技术实施例具有以下优点本专利技术实施例提供的SRAM单元由5个晶体管构成，且利用本专利技术实施例的5个晶体管的SRAM单元可以实现与现有的8T型SRAM单元相同的功能，从而减小的SRAM单元占用的芯片的面积；可选地，所述写入晶体管的阈值电压比所述电压维持晶体管的阈值电压小 0. 05 0. 2v，从而使得在待机状态时，所述写入晶体管的漏电流大于所述电压维持晶体管的阈值电压，有利于提高所述写入节点中的低电位的稳定性。附图说明图1是现有技术的SRAM单元的电路结构示意图；图2是本专利技术一个实施例的5T型SRAM单元的电路结构示意图。具体实施例方式现有的SRAM单元需要8个晶体管因此占用的面积较大。为了能在实现与8T型相同功能的情况下，减少SRAM单元占用的芯片面积，专利技术人提出一种SRAM单元包括写入单元，与写字线和写位线电连接，用于控制对该SRAM单元写入信息的状态；存储单元，与所述写入单元电连接，用于将所述写入信息反向，形成存储信息，提供存储节点将所述存储信息保存；读出单元，与读字线、读位线和所述存储单元电连接，用于读出所述存储信息。下面结合具体实施例对本专利技术的技术方案进行详细地说明。为了更好地说明本专利技术的技术方案，请参考图2所示的本专利技术的一个实施例的SRAM单元的电路结构示意图。所述SRAM单元包括写入单元，作为一个实施例，所述写入单元由一个晶体管构成，且该晶体管的载流子的导电类型与第一类型晶体管(所述第一类型晶体管可以为NMOS晶体管或PMOS晶体管)的载流子的导电类型相同；本实施例中，所述写入单元由第一 NMOS晶体管m构成，所述第一 NMOS晶体管m的栅极接写入字线WWL，源极接写入位线WBL，漏极作为写入节点；存储单元，与所述写入单元的写入节点电连接，用于将所述写入节点的电位反向， 获得存储信息，并提供存储节点将所述存储信息保存，所述存储单元由反向单元构成，所述反向单元为CMOS单元，作为一个实施例，所述CMOS单元由第二类型晶体管和第一类型晶体管构成，所述第二类型晶体管和第一类型晶体管的载流子的导电类型相反；所述第二类型晶体管的漏极接高电位信号Vdd，所述第一类型晶体管接低电位信号Vss，所述第二类型晶体管的源极和第一类型晶体管的漏极电连接，并形成存储节点，所述第二类型晶体管和第一类型晶体管的栅极与所述写入单元(即第一 NMOS晶体管m的漏极)电连接；作为一个实施例，所述第二类型晶体管为PMOS晶体管，所述第一类型晶体管为NMOS晶体管，如图2 所示，所述第二类型晶体管为第二PMOS晶体管P2，所述第一类型晶体管为第二 NMOS晶体管 N2，依旧参考图2，所述第二 PMOS晶体管P2的漏极接高电位Vdd，所述第二 PMOS晶体管P2 的源极与第二 NMOS晶体管N2的漏极电连接，且形成存储节点，所述第二 PMOS晶体管P2的栅极和第二 NMOS晶体管的栅极N2与第一 NMOS晶体管m的漏极(即所述写入节点)电连接；作为一个实施例，所述存储单元还包括电位维持晶体管，作为一个实施例，所述电位维持晶体管为第二类型晶体管，本实施例中，所述电位维持晶体管为第一 PMOS晶体管 P1，所述第一 PMOS晶体管Pl的栅极与所述存储节点电连接，漏极与高电位电连接，源极与所述写入节点电连接，所述第一 PMOS晶本文档来自技高网...

【技术保护点】
１．一种ＳＲＡＭ单元，其特征在于，包括：写入单元，与写字线和写位线电连接，用于控制对该ＳＲＡＭ单元写入信息的状态；存储单元，与所述写入单元电连接，用于将所述写入信息反向，形成存储信息，提供存储节点将所述存储信息保存；读出单元，与读字线、读位线和所述存储单元电连接，用于读出所述存储信息。

【技术特征摘要】

【专利技术属性】
技术研发人员：胡剑，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31