线路板及其制造方法技术

本发明专利技术提供一种线路板及其制造方法。第１焊盘（２００ａ）与第１外部连接端子（３２１ｂ）彼此电连接，第１焊盘（２００ａ）与第２外部连接端子（３２２ｂ）彼此电连接。避开第１焊盘（２００ａ）的正上方地形成第１外部连接端子（３２１ｂ）和第２外部连接端子（３２２ｂ）。在将多个第１焊盘、第１外部连接端子和多个第２外部连接端子投影到基板的第２面上的情况下，第１外部连接端子（３２１ｂ）被多个第１焊盘（２００ａ）围起来地配置，第１焊盘（２００ａ）和第１外部连接端子（３２１ｂ）被多个第２外部连接端子（３２２ｂ）围起来地配置。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种内置有例如电阻、电容器(capacitor)等电子零件的。
技术介绍
在专利文献1中公开了一种内置有电子零件的线路板(电子零件内置线路板)。 在该线路板中，在外层形成有多个外部连接端子，电子零件(半导体元件)的焊盘与该外部连接端子电连接。在外部连接端子中，也包括形成在电子零件的焊盘的正上方的外部连接端子。另外，在专利文献2中也公开了一种在外层具有多个外部连接端子的电子零件内置线路板。在该线路板中，避开整个电子零件的正上方地形成外部连接端子。专利文献1 日本专利申请公开2002-009448号公报专利文献2 日本专利申请公开2003-046028号公报
技术实现思路
专利技术要解决的问题在专利文献1所述的线路板中，由半导体元件的热膨胀系数与设置在半导体元件与外部连接端子之间的树脂层的热膨胀系数的差引发的热应力容易集中于外部连接端子的周围。另一方面，在专利文献2所述的线路板中，很难将布线精细化，很难内置I/ Oanput/Output，输入/输出)数量较多的半导体元件。因此，估计以下问题会明显化，即， 向用于收容半导体元件的凹部的外侧扩张的基板的尺寸变大的问题、因布线长度变长而产生的信号延迟的问题。本专利技术的目的在于，提供一种能够抑制由热变化、外力等产生的应力所导致的性能劣化的。另外，本专利技术的目的还在于提供一种技术，该技术能够抑制线路板的大型化、与线路板的大型化相对应地发生的连接可靠性的下降等，并且能够安装布线密度较高的电子零件。用于解决问题的方案本专利技术的第1技术方案的线路板包括基板，将该基板的正反面中的一个面视作第ι面，将另一个面视作第2面；第1层叠部，其层叠在上述基板的上述第2面侧；第1外部连接端子和多个第2外部连接端子，该第1外部连接端子和多个第2外部连接端子隔着上述第1层叠部形成在上述基板的上述第2面侧；电子零件，其配置在上述基板的内部，且在上述第2面侧的面上具有多个第1焊盘，上述第1焊盘与上述第1外部连接端子电连接，并且上述第1焊盘与上述第2外部连接端子电连接，避开上述第1焊盘的正上方地形成上述第1外部连接端子和上述第2外部连接端子，在将上述多个第1焊盘、上述第1外部连接端子和上述多个第2外部连接端子投影到上述基板的第2面上的情况下，上述第1外部连接端子被上述多个第1焊盘围起来地配置，上述第1焊盘和上述第1外部连接端子被上述多个第2外部连接端子围起来地配置。另外，“配置在基板的内部”除了指将整个电子零件完全埋入在基板内部的情况之外，也包括只将电子零件的一部分配置在形成于基板的凹部中等情况。总之，只要电子零件的至少一部分配置在基板的内部即可。另外，“正上方”是指层叠方向(线路板的主面的法线方向)。本专利技术的第2技术方案的线路板的制造方法是制造一种线路板的方法，该线路板在将正反面中的一个面视作第1面、将另一个面视作第2面的基板的内部，配置有在上述第 2面侧的面上具有多个第1焊盘的电子零件，该方法包括如下步骤在上述基板的上述第2 面侧层叠第1层叠部；在上述第1层叠部的上述第2面侧的面上的偏离上述多个第1焊盘的正上方的位置处，以如下的方式形成用于与上述多个第1焊盘电连接的第1外部连接端子和多个第2外部连接端子，即，上述第1外部连接端子配置在被上述多个第1焊盘围起来的区域内，且上述第1焊盘和上述第1外部连接端子被配置在被上述多个第2外部连接端子围起来的区域内。专利技术的效果采用本专利技术，能够提供可以抑制由热变化、外力等产生的应力所导致的性能劣化的。附图说明图1是表示将本专利技术的实施方式1的线路板的构成构件投影到同一平面上的情况下的这些构成构件的二维配置状况的图。图2A是表示局部省略了电子零件的焊盘的线路板的一例的俯视图。图2B是表示局部省略了第2外部连接端子的线路板的一例的俯视图。图3是图1的A-A剖视图。图4A是表示安装在母板上的线路板的第1例的图。图4B是表示安装在母板上的线路板的第2例的图。图5A是图4A或图4B的局部放大图。图5B是表示施加在比较例的线路板上的应力的状态的图。图6是表示实施方式1的线路板的制造方法的步骤的流程图。图7A是用于说明将电子零件配置在载体上的第1工序的图。图7B是用于说明将电子零件配置在载体上的第2工序的图。图7C是用于说明将电子零件配置在载体上的第3工序的图。图7D是用于说明将电子零件配置在载体上的第4工序的图。图8A是用于说明形成层叠部的第1工序的图。图8B是用于说明形成层叠部的第2工序的图。图8C是用于说明形成层叠部的第3工序的图。图8D是用于说明形成层叠部的第4工序的图。图9是用于说明形成第1外部连接端子和第2外部连接端子的工序的图。图10是本专利技术的实施方式2的线路板的剖视图。图IlA是第1模拟试验的第1试样的剖视图。图IlB是第1模拟试验的第2试样的剖视图。图IlC是第1模拟试验的第3试样的剖视图。图IlD是第1模拟试验的第4试样的剖视图。图12是表示与第1试样 第4试样的应力相关的第1模拟试验结果的图表。图13是表示第2模拟试验所用的试样的截面构造和该试样的连接部的俯视形状的图。图14A是表示第2模拟试验的第1偏移形态的图。图14B是表示第1偏移形态的第2模拟试验结果的图。图15A是表示第2模拟试验的第2偏移形态的图。图15B是表示第2偏移形态的第2模拟试验结果的图。图16A是表示第2模拟试验的第3偏移形态的图。图16B是表示第3偏移形态的第2模拟试验结果的图。图17A是表示第2模拟试验的第4偏移形态的图。图17B是表示第4偏移形态的第2模拟试验结果的图。图18A是表示第2模拟试验的第5偏移形态的图。图18B是表示第5偏移形态的第2模拟试验结果的图。图19是表示与各偏移形态和应力分布相关的第2模拟试验结果的图表。图20是表示内置有在两面具有焊盘的电子零件的线路板的一例的图。图21是将图20所示的线路板的构成构件投影到同一平面上的情况下的这些构成构件的二维配置状况的图。图22是表示内置有多个电子零件的线路板的一例的图。图23是表示具有填充通路孔的线路板的一例的图。图M是表示将第2外部连接端子配置在基板与电子零件之间的间隙的正上方的线路板的一例的图。图25是表示第1外部连接端子的排列形态的第1另例的图。图沈是表示第1外部连接端子的排列形态的第2另例的图。图27是表示第1外部连接端子的排列形态的第3另例的图。具体实施例方式下面，参照附图详细说明本专利技术的实施方式。另外，图中的箭头Z1、Z2分别指相当于线路板的主面(正反面)的法线方向(或芯基板的厚度方向)的线路板的层叠方向。另一方面，箭头X1、X2、Y1、Y2分别指与层叠方向正交的方向(与线路板的主面平行的方向)。 线路板的主面是X-Y平面。以下，将线路板的2个主面称作第1面(箭头Zl侧的面)和第 2面(箭头Ζ2侧的面)。另外，在层叠方向上，将靠近芯(基板101)的一侧称作下层(或内层侧)，将远离芯的一侧称作上层(或外层侧)。另外，外层指最上层的层，内层指外层的下层的层。实施方式1图1是表示将本实施方式的线路板10的构成构件、即焊盘200a (第1焊盘)、外部连接端子321b (第1外部连接端子)和外部连接端子322b (第2外部连接端子)投影到基板101的第2面上的情况下的这些构成构件的二维配置状况的图。如本文档来自技高网...

【技术保护点】
１．一种线路板，其包括：基板，将该基板的正反面中的一个面视作第１面，将另一个面视作第２面；第１层叠部，其层叠在上述基板的上述第２面侧；第１外部连接端子和多个第２外部连接端子，该第１外部连接端子和多个第２外部连接端子隔着上述第１层叠部形成在上述基板的上述第２面侧；电子零件，其配置在上述基板的内部，且在该电子零件的上述第２面侧的面上具有多个第１焊盘，该线路板的特征在于，上述第１焊盘与上述第１外部连接端子电连接，并且上述第１焊盘与上述第２外部连接端子电连接；避开上述第１焊盘的正上方地形成上述第１外部连接端子和上述第２外部连接端子；在将上述多个第１焊盘、上述第１外部连接端子和上述多个第２外部连接端子投影到上述基板的第２面上的情况下，上述第１外部连接端子被上述多个第１焊盘围起来地配置，上述第１焊盘和上述第１外部连接端子被上述多个第２外部连接端子围起来地配置。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：伊藤宗太郎，
申请(专利权)人：揖斐电株式会社，
类型：发明
国别省市：JP