集成电路装置制造方法及图纸

本发明专利技术一实施例提供一种集成电路装置，包括：一第一工件，包括：一防焊层，位于该第一工件之上，其中该防焊层包括一防焊层开口；以及一接垫，位于该第一工件之上，且位于该防焊层开口之中；一第二工件，包括一不可回焊的金属凸块，位于该第二工件之上；以及一焊料凸块，将该不可回焊的金属凸块接合至该接垫，该焊料凸块的至少一部分位于该防焊层开口之中，且邻接该不可回焊的金属凸块及该接垫，其中该焊料凸块具有一高度，等于该不可回焊的金属凸块与该接垫之间的一距离，且其中该防焊层具有一厚度，大于该焊料凸块的该高度的50％。本发明专利技术可造成更均匀的焊料轮廓及较少的焊料破裂。

【技术实现步骤摘要】

本专利技术涉及集成电路，且特别涉及倒装芯片接合结构(flip-Chip bondstructure)及其制作方法。
技术介绍
在制作晶片的过程中，会先在半导体晶片中的半导体基底的表面形成集成电路元件(例如晶体管)。之后，在集成电路元件上形成内连线结构(interconnect structure) 0 在半导体晶片的表面上形成凸块，且这些凸块电性耦接至集成电路元件。将半导体晶片切割成多个半导体芯片，也就是俗称的裸片(dies)。在半导体芯片的封装工艺中，半导体芯片时常使用倒装芯片接合而与封装基板相连。焊料用以使半导体芯片中的凸块连结至封装基底中的接垫(bondpads)。在接合两个半导体芯片(或是一个半导体芯片与一个封装基底)时，可以将焊料预先形成在前述两个半导体芯片其中之一的凸块/接垫上、或者是同时形成在前述两个半导体芯片的凸块/接垫上。之后，进行一回焊(re-flow)工艺以使焊料连接半导体芯片。图1显示一示范性的接合结构，用以接合芯片202与芯片204。焊料210用以将芯片202中的金属凸块212接合至接垫214。假如相隔距离(standoffdistance)D定义为芯片204中的防焊层206与芯片202中介电层208之间的距离，由于芯片202与204的弯曲现象，相隔距离D可能在接合结构与接合结构之间改变。举例来说，在接合之后，接近芯片202、204的边缘的接合结构的相隔距离D可大于接近芯片202、204的中心的接合结构的相隔距离D。因此，难以控制焊料凸块的轮廓。例如，在图1中，焊料210可能被铜凸块212 挤到一旁，这种情形经常发生于接近芯片边缘的接合结构，然而，在接近芯片中心的位置则不会出现这种轮廓。焊料凸块的轮廓上的不一致可能会导致凸块断裂(bump crack)，因而需被解决。
技术实现思路
为克服现有技术中的缺陷，本专利技术一实施例提供一种集成电路装置，包括一第一工件，包括一防焊层，位于该第一工件之上，其中该防焊层包括一防焊层开口 ；以及一接垫，位于该第一工件之上，且位于该防焊层开口之中；一第二工件，包括一不可回焊的金属凸块，位于该第二工件之上；以及一焊料凸块，将该不可回焊的金属凸块接合至该接垫，该焊料凸块的至少一部分位于该防焊层开口之中，且邻接该不可回焊的金属凸块及该接垫， 其中该焊料凸块具有一高度，等于该不可回焊的金属凸块与该接垫之间的一距离，且其中该防焊层具有一厚度，大于该焊料凸块的该高度的50%。本专利技术一实施例提供一种集成电路装置，包括一第一工件，包括一接垫；一防焊层，位于该第一工件之上，其中该防焊层包括一防焊层开口，具有一第一体积；一接垫，位于该第一工件之上，且位于该防焊层开口之中；以及一焊料层，位于该接垫之上，且位于该防焊层开口之中，其中该防焊层具有一第二体积，不大于该防焊层开口的该第一体积。通过增加防焊层的高度，使防焊层开口的体积增加。因此，当进行两工件间的接合时，回焊的焊料在水平方向上被防焊层所局限，且因而提供高垂直力至工件。焊料的局限可造成更均勻的焊料轮廓及较少的焊料破裂。再者，此局限帮助减小裸片弯曲。附图说明图1显示公知的接合结构，接合结构中的焊料被挤压至一旁。图2显示包含不可回焊的金属凸块的第一工件的剖面图。图3A及图IBB显示包含具有至少一部分位于防焊层开口中的焊料的第二工件的剖面图。图4-图11显示根据本专利技术各种实施例的接合结构的剖面图。其中，附图标记说明如下2、100 工件；10 基底；12 内连线结构；14 半导体元件；沘 金属垫；3O 保护层；32 凸块下金属层；34 铜凸块；36 金属表面处理层；38 不可回焊的金属凸块；40 焊料帽；44 底表面；110 接垫；116 介电层；122 金属垫；123 防焊层；1 导电缓冲层；130 辉球；132 开口；134 虚线；142 焊料凸块；143、144 金属间化合物；145 顶表面；146 间隙；202、204 芯片；206 防焊层；208 介电层；210 焊料；212 金属凸块；214 接垫；D 距离；H1、H2 高度；T 厚度；W1、W2 水平尺寸；W3 宽度。具体实施例方式以下将详细说明本专利技术实施例的制作与使用方式。然应注意的是，本专利技术提供许多可供应用的专利技术概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本专利技术的特定方式，非用以限制本专利技术的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本专利技术，不代表所讨论的不同实施例及 /或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时， 包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。根据本专利技术一实施例，提供了一种新颖的接合结构。将讨论实施例的各种变化。在不同的实施例之间，相似的标号将用以标示相似的元件。请参照图2，提供一工件(work piece) 2，工件2包括基底10。工件2可为一元件裸片(device die)，其内含有有源元件(例如晶体管)，虽然工件2也可为不具有有源元件于其中的封装基底或中介层(interposer)。在一实施例中，工件2为一元件裸片，基底10 可为一半导体基底，例如为一硅基底，虽然，基底可包括其他的半导体材料。可于基底10的表面形成半导体元件14(例如晶体管)。在基底10上形成内连线结构12，内连线结构12包括形成于其中且连接至半导体元件14的金属线路(metal lines)与导电插塞(vias)(未显示)。金属线路及导电插塞可由铜或铜合金形成，且可使用公知的镶嵌工艺而形成。连线结构12可包括众所周知的层间介电层(ILDs)及金属间介电层(IMDs)。在内连线结构12上形成金属垫28。金属垫28可包括铝、铜、银、金、镍、钨、前述的合金、及/或前述的多层结构。金属垫观例如是通过其下的内连线结构12而电性耦接至半导体元件14。可形成保护层(passivationlayerMO以覆盖金属垫观的边缘部分。在一实施例中，保护层30是由聚酰亚胺(polyimide)或是其他已知的介电材料(例如氮化硅、 氧化硅、或其相似物)所构成。凸块下金属(under bump metallurgy,UBM)层32形成于金属垫28上并电性连接至金属垫观。凸块下金属层32可包括铜层与钛层(未显示)。铜凸块34形成于凸块下金属层32上。在一实施例中，铜凸块34以电镀形成。一示范性的电镀工艺包括形成一毯覆式凸块下金属层(未显示，其中凸块下金属层32为一部分的毯覆式凸块下金属层)；在毯覆式凸块下金属层上形成一掩模(未显示)；将掩模图案化以形成一开口 于开口中电镀铜凸块34 以及移除掩模及凸块下金属层的先前被掩模所覆盖的部分。铜凸块34可由纯铜或是铜合金所构成。金属表面处理层(metal finish) 36可例如通过电镀而形成于铜凸块；34上。金属表面处理层36可包括多种不同的材料与层，且可用以避免铜凸块34氧化以及铜凸块34与焊料142(图2未显示，请参照图4)之间的扩散作用。在一实施例中，金属表面处理层 36是由镍构成，虽然也可添加其他的金属。或者，金属表面处理层36可以是由无电镀镍钯金(electroless nickel elec本文档来自技高网...

【技术保护点】
１．一种集成电路装置，包括：一第一工件，包括：一防焊层，位于该第一工件之上，其中该防焊层包括一防焊层开口；以及一接垫，位于该第一工件之上，且位于该防焊层开口之中；一第二工件，包括一不可回焊的金属凸块，位于该第二工件之上；以及一焊料凸块，将该不可回焊的金属凸块接合至该接垫，该焊料凸块的至少一部分位于该防焊层开口之中，且邻接该不可回焊的金属凸块及该接垫，其中该焊料凸块具有一高度，等于该不可回焊的金属凸块与该接垫之间的一距离，且其中该防焊层具有一厚度，大于该焊料凸块的该高度的５０％。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：庄曜群，郭正铮，陈承先，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71