提供一种半导体器件，使得有可能减小在半导体器件的芯区域中形成的电路进行操作的操作电压波动。这个半导体器件这样安排，以便将芯区域分成多个功能块，并且能针对各划分功能块供给电源，而且能中断这个电源。将在半导体芯片中形成的芯区域分成多个功能块。在划分功能块之间的边界中安排电源开关行，在该电源开关行中安排有多个电源开关。这些电源开关具有控制对各功能块供给参考电位和中断这个供给的功能。本发明专利技术的特征在于直接在电源开关行之上安排参考垫。这样使参考垫和电源开关耦合在一起的线缩短。
【技术实现步骤摘要】
本专利技术涉及半导体器件，并且特别地涉及一种有效适用于例如SOC (芯片上系统) 的半导体器件的技术。
技术介绍
日本未审专利公开No. 2005-259879(专利文献1)公开一种技术，其中实现了以下功能当为了防止泄漏电流而在电源线中安排一个开关时，能减小布局设计的负担，并且能减小开关中发生的电压降落对信号延迟的影响。将给出更具体的描述。以条纹图形安排多个电源线组，并且通过从电源线组分支的多个分支线组，对一个电路单元供给电源。通过一个安排在分支线组中的电源开关单元， 中断电路单元的电源。为此，有可能在一个能安排多个电路单元的整个区域中分散地安排电源开关单元，并且关于各相对少数的电路单元，通过一个电源开关单元精细地实行电源的中断。日本未审专利公开No. 2005468695(专利文献2)公开一种技术，它提供中断一个电路单元的电源的功能，仍有可能使设计更有效。将给出更具体的描述。以垂直条纹图形按间隔等于或小于预定最大间隔来安排多个电源线组。使多个分支线组从电源线组分支，并且在它们从那里分支处的电源线组到下一个电源线组的范围之内，以水平条纹图形安排所述多个分支线组。在电源线组与分支线组之间的分支点处安排一个电源开关单元，以中断从电源线组到分支线组的电源供给。从分支线组供给电源的电路单元沿分支线组安排。日本未审专利公开No. 2005186082 (专利文献3)公开一种半导体芯片，其中分散地安排一个电源开关控制器、一个开关单元、一条电源线、一条GND线以及其它类似器件。日本未审专利公开No. 2005-159348 (专利文献4)和日本未审专利公开 No. Hei 11 (1999)-87520(专利文献5)公开在一个半导体芯片的芯区域中安排一个垫的技术。[专利文献1]日本未审专利公开No. 2005-259879[专利文献2]日本未审专利公开No. 2005-268695[专利文献3]日本未审专利公开No. 2005-286082[专利文献4]日本未审专利公开No. 2005-159348[专利文献5]日本未审专利公开 No. Heill (1999)-87520
技术实现思路
作为各种半导体器件中的一种，存在称为SOC(芯片上系统)的那些芯片。SOC是一种通过形成一个系统而获得的半导体器件，这种系统由在一个半导体芯片之上的中央处理单元(CPU)、存储器和其它类似器件构成。按常规，系统功能常通过结合多个半导体芯片而实现。系统功能通过一个芯片而实现的被称为soc。SOC例如用于移动设备。随着移动设备的发展，越来越需要SOC减小功率消耗。为了减小SOC的功率消耗，采用了一种中断向不必要电路提供电源的技术。将给出更具体的描述。在SOC(半导体芯片)中，对各功能块例如CPU和存储器设置一个电源开关。通过接通/断开这些电源开关来控制各功能块的电源和这个电源的中断。例如，当需要CPU而不需要存储器时，将耦合到CPU的电源开关接通， 以对CPU供给电源。同时，将耦合到存储器的电源开关断开，以中断存储器的电源。如上所述，通过对一个需要的功能块供给电源和对一个不需要的功能块中断电源，能减小整个SOC 的功率消耗。如果对一个不需要的功能块也供给电源，即使当该功能块未操作时，例如也有泄漏电流或其它类似电流通过，并且消耗功率。因此，当通过一个电源开关中断一个不需要的功能块的电源时，不会产生泄漏电流或其它类似电流，并且结果，能减小功率消耗。图M是图示了一个SOC(半导体芯片)的顶视图，它是本专利技术人讨论的一种技术。 在图M中，半导体芯片CHP为矩形，并且在中心部分形成一个芯区域CR。在芯区域CR外面形成一个I/O区域I0R。如图M所图示的，芯区域CR例如分成功能块A至功能块F。例如，在功能块A中形成CPU，以及在功能块B中形成存储器。在功能块A至功能块F中的相邻功能块之间的边界，设有多个电源开关SW构成的电源开关行SWL。通过接通电源开关SW， 能对各功能块A至功能块F独立地供给电源。通过断开电源开关SW，能对各功能块A至功能块F单独地中断电源。将电源开关SW耦合到一条操作功能块中形成的CPU或存储器所要求的电源线或一条参考线。将给出更具体的说明。为了操作芯区域CR中形成的CPU或存储器，要求一条用于供给电源电位的电源线和一条用于供给GND电位(参考电位)的参考线。通过在任一条线中设置一个电源开关SW，能对芯区域CR中形成的功能块供给电源，并且能中断这个电源。对SOC(半导体芯片)供给电源电位或参考电位的常用方法之一如下通过在半导体芯片CHP中设置的一个电源垫VDDPD或一个参考垫VSSPD，对芯区域CR供给从外部供给的电源电位或参考电位。如图讨所示，电源垫VDDPD和参考垫VSSPD—般安排在设置于半导体芯片CHP外围区域中的一个I/O区域IOR中。为此，例如，为了对功能块D供给电源， 要求通过一条线将在I/O区域IOR中安排的参考垫VSSPD和在功能块D中形成的电源开关SW耦合在一起。在图M所示的例子中，通过一条线将在I/O区域IOR中安排的参考垫 VSSPD(点P)和在芯区域CR中的功能块D中形成的电源开关SW(点Q)耦合在一起。这个例子假定将电源开关SW耦合到一条用于供给参考电位的线(参考线)。图55是图示了图M中点P与点Q之间区域的截面的截面示意图。如图55所示， 参考垫VSSPD和功能块D通过一条线耦合在一起，并且电源开关SW设置在功能块D的边界附近。将参考垫VSSPD(点P)耦合到电源开关SW的上部分(点Q)的线的布线电阻取作电阻R0，并且将沿垂直方向使点Q耦合到电源开关SW的线的布线电阻取作电阻R2。此外，将电源开关SW耦合到功能块D的中心部分的线的布线电阻将取作电阻Rl。此时，电阻RO高于电阻Rl和电阻R2。将给出更具体的描述。因为安置在半导体芯片CHP的外围区域中的参考垫VSSPD(点P)与安置在半导体芯片CHP的中心部分中的电源开关SW的上部分(点 Q)之间的距离较大，所以电阻RO较高。当电阻RO变高时，当对功能块D供给参考电位时发生的电压降落(电源降落)带来问题。例如，将假定半导体芯片CHP的尺寸大约10平方毫米。安排在半导体芯片CHP的外围区域(I/O区域I0R)中的参考垫VSSPD (点P)与安排在半导体芯片CHP的中心区域(芯区域CR)中的电源开关SW(点Q)之间的距离较大。因此，线的电阻RO例如大约200πιΩ。 如果功能块D在操作下通过电源电位与参考电位之间的电流为100mA，那么当对功能块D供给参考电位时发生的电压降落大约20mV。还对功能块D供给电源电位，并且用于供给电源电位的线也从半导体芯片CHP的I/O区域IOR引出。因此，用于供给电源电位的线的电阻大体上取如上述电阻RO的相同值。因此，在功能块D中，发生由供给参考电位的布线而引起的电压降落(大约20mV)和由供给电源电位而引起的电压降落(大约20mV)。因而，总共发生大约40mV的电压降落。作为电源电位与参考电位之间的差的电源电压大约为1.2V。芯区域CR中形成的电路在这个大约1.2V的电源电压下操作。允许针对电源电压的波动有一定裕度，并且将大约1.2V的电源电压的士0. IV确定为允许范围。如上所述，由功能块D与 I/O区域IO本文档来自技高网...
【技术保护点】
１．一种在半导体芯片中的集成电路器件，包括：功能块；用于向所述功能块供给电源电位的电源线；用于向所述功能块供给比所述电源电位低的电位的线；用于供给比所述电源电位低的参考电位的参考线；用于使所述线与所述参考线彼此电耦合以及使所述线与所述参考线彼此电解耦的功率开关；与所述参考线电耦合的多个垫；以及布置在所述多个垫的每个垫之上的突起电极，其中在平面图中所述多个垫的每个垫与所述功率开关重叠。
【技术特征摘要】
2007.03.30 JP 2007-0913651.一种在半导体芯片中的集成电路器件，包括 功能块；用于向所述功能块供给电源电位的电源线； 用于向所述功能块供给比所述电源电位低的电位的线； 用于供给比所述电源电位低的参考电位的参考线；用于使所述线与所述参考线彼此电耦合以及使所述线与所述参考线彼此电解耦的功率开关；与所述参考线电耦合的多个垫；以及布置在所述多个垫的每个垫之上的突起电极，其中在平面图中所述多个垫的每个垫与所述功率开关重叠。2.根据权利要求1的集成电路器件，其中所述功率开关由η沟道场效应晶体管构成。3.根据权利要求1的集成电路器件，其中当所述功能块处于操作状态中时，所述功率开关接通，使得向所述线供给所述参考电位，并且其中当所述功能块处于非操作状态中时，所述功率开关断开。4.根据权利要求1的集成电路器件，其中输入/输出电路布置在所述半导体芯片的外围区域中，其中在平面图中所述功能块被所述输入/输出电路包围。5.根据权利要求1的集成电路器件，其中输入/输出电路布置在所述半导体芯片的外围区域中，其中在平面图中所述突起电极被所述输入/输出电路包围。6.根据权利要求1的集成电路器件，其中所述功能块包括存储器。7.根据权利要求1的集成电路器件，其中包括处理器的另一功能块包括在所述集成电路器件中，其中所述存储器用于保持来自所述处理器的数据。8.根据权利要求1的集成电路器件，其中包括非阻塞电路的另一功能块包括在所述集成电路器件中，其中所述非阻塞电路...
【专利技术属性】
技术研发人员：佐佐木敏夫，安义彦，仓石孝，森凉，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。