半导体集成电路制造技术

一种半导体集成电路包括：具有内部电压线的电路块；环形轨道线，在电路块周围形成封闭环形线并提供有电源电压和参考电压之一；和多个开关块，在电路块周围沿着环形轨道线配置，该多个开关块的每个都包括：电压线段，形成部分环形轨道线；和开关，用于控制电压线段和内部电压线间的连接和断开。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路，该半导体集成电路通过开关控制电路块 (block)的内部电压线和配线之间的连接和断开，电源电压或参考电压施加到该配线。
技术介绍
MTCMOS (Multi-Threshold Complementary Metal Oxide Semiconductor, ^lllil 互补金属氧化物半导体)技术作为通过开关控制对电路的电源供给的关断及取消关断的技术为人们所熟知。通常地，需要降低作为设计值的逻辑电路等中的晶体管阈值电压，以防止伴随着电源电压减小或元件微型化的信号延迟。当逻辑电路等中的晶体管阈值电压小时，会产生大的泄漏电流。通过利用比逻辑电路等中的晶体管具有更高阈值的晶体管(电源开关)来关断停止状态(stopped state)中的电路的泄漏电流通道，MTCMOS技术能防止停止状态下由电路的不必要的功率消耗。将MTCMOS技术应用于电路块时，在电路块中设置内部电压线，称作所谓的虚拟 VDD线(virtual VDD line)和所谓的虚拟GND线(virtual GNDline)。经由用于电源关断和取消关断的电源开关，将内部电压线连接至全局(global)实电源线(实VDD线，real VDD line)和实参考电压线(实VSS线，real VSS line)，以建立电路块外的块间的连接。电源开关被设置在三种类型的位置，也就是，重复启动及停止的功能电路和实VDD 线之间的位置，功能电路和实VSS线之间的位置，及以上两种位置。通常，PMOS晶体管用作 VDD侧的开关，NMOS晶体管用作VSS线侧的开关。在应用MTCMOS的块中，功能电路的启动和停止是通过未应用MTCMOS的块中的电路来控制的，在半导体集成电路启动之后该未应用MTCMOS的块一直设定在运行状态并提供有来自实VDD线和实VSS线的功率。或者，采用这样的结构，在该结构中从半导体集成电路的外部终端输入用于控制应用MTCMOS的块中功能电路的启动和停止的控制信号。电源开关可通过应用MTCMOS的块中的单元来实现。具体地说，存在这样的情况 在应用MTCMOS的块中，电源开关设置在反相器(inverter)、NAND (与非)电路、NOR(或非) 电路等每个逻辑电路单元中，或者设置在由几个逻辑电路实现的功能电路单元中，还有这样的情况设置无逻辑电路或功能电路的专用电源开关。下面将这种类型的开关配置称作 “内部开关(SW)配置”，并将采用该配置的半导体集成电路称作“内部SW配置型IC”。与内部SW配置型IC相反，已知一种半导体集成电路，在该半导体集成电路中电源开关在作为电源控制对象的电路块周围配置(例如，参见日本专利申请公开第 2003-289245号，下面称作专利文件1，和日本专利申请公开第2003-158189号，下面称作专利文件2)。下面将这种类型的开关配置称作“外部开关(SW)配置”，并将采用该配置的半5导体集成电路称作“外部SW配置型IC”。外部SW配置适合于与具有通用电路(general-purpose circuit)(比如存储器，CPU等)的电路块结合使用，该通用电路作为电路块的部分或全部，被称作所谓的“宏 (macro)，，。专利文件2公开了这样的构造，在该构造中晶体管单元(开关)设置在电路块的三侧或四侧，开关具有这样的形状以使开关的长度方向沿着各个侧，并且开关中晶体管栅极线的配置方向与长度方向一致。在这样的结构中，在晶体管单元配置区的与电路块相反的侧(外侧)，VDD供给环 (VDD supply ring)和VSS供给环配置为环形线环形地包围电路块的外围。VDD供给环和开关晶体管的漏极由与VDD供给环不同阶层(level)的金属配线层彼此连接。VSS供给环和电路块中的VSS线由与VSS供给环不同阶层的金属配线层彼此连接。开关晶体管的源极和电路块中的虚拟VSS线由与VSS供给环不同阶层的金属配线层彼此连接。
技术实现思路
上述专利文件1中的半导体集成电路不具有在电路块(内部电路)周围设置为环形形式的VDD电压供给线。因此，在远离VDD电压供给源的的VDD电压供给线的位置会发生电压降(voltage drop)。因此，即使当与其它开关晶体管尺寸相同的开关晶体管导通或截止相同的时间，该开关晶体管也会具有不同的使内部电路的内部电压线充电或放电的能力。从而，需要一种装置，使得随着开关晶体管的位置与VDD电压供给源的逐渐变远，开关晶体管的尺寸增加或者晶体管的数量增加。这会导致在其中内部电路停止的状态中经由开关晶体管的泄漏电流增加的缺点。设定开关晶体管的阈值电压高于内部电路中晶体管的阈值电压，以使泄漏电流相对的小。然而，当停止的时间段长的时候，就不能忽视由开关晶体管尺寸或开关晶体管数量增加导致的不必要的功率消耗。上面的专利文件2中描述的半导体集成电路，具有以环形形式配置为供给环的 VDD电压供给线和VSS电压供给线。因此，与上面的专利文件1中描述的不具有供给环的半导体集成电路相比，上面的专利文件2中描述的半导体集成电路使得从电压供给源到每个开关晶体管的电压降均勻化。从而，相对地抑制了泄漏电流的增加。然而，上面的专利文件2中描述的半导体集成电路，具有环形线(供给线)和彼此分离配置的开关晶体管，并因此为了使开关晶体管和供给环(VDD供给环和VSS供给环)彼此连接而具有复杂的配线。设置VDD供给环和VSS供给环以达到均勻化电压降的目的的同时，由于受到运行的外围电路的影响，VDD供给环和VSS供给环的电势不会完全地均勻化。当然，通过降低这些供给环的电阻，电势会变得更加均勻。然而，比如，由于受到外围电路的影响，在以高振幅频繁运行的外围电路的附近，VSS供给环的电势可能会从参考电势(比如0)上升。然而，很难完全地评估外围电路的运行。因此，为了避免外围电路的影响并稳定开关晶体管的运行，在设计过程中就出现了移动开关晶体管的位置或改变开关晶体管的尺寸的需求，并增加了再次进行连接配线的沉重设计负担。也就是说，专利文件2中描述的开关晶体管的构造(在专利文件2中称作“宏(macro)")不具有对应这种设计改变的结构。顺便提及，在专利文件2揭露的各种修正实例中，改变开关晶体管尺寸或双重设置开关晶体管也清楚地表明开关晶体管位置和尺寸的重要性。根据本专利技术第一实施例的半导体集成电路包括具有内部电压线的电路块；环形轨道线，该环形轨道线(annular rail line)在该电路块的周围形成为封闭环形线并提供有电源电压和参考电压中的一个；沿着环形轨道线在电路块周围配置的多个开关块，该多个开关块的每个都包括形成部分环形轨道线的电压线段(voltage line segment)及用于控制电压线段和内部电压线间的连接和断开的开关。在本专利技术中，优选地，多个开关块具有在内部彼此连接的电压线段和开关，在多个开关块中，在块框架的两个相对边的电压线段的端边的位置关系设定为相同。在本专利技术中，优选地，通过具有相同的尺寸并包括对于电路块的四个边的四种不同的开关块，多个开关块被标准化。或者，优选地，对于多个开关块，决定电路块每个边上配置的开关块的数目，以使随着从电路块的四个边中每个边来看的向电路块供给电源电压和参考电压之一的配线阻抗的减小，开关块的数目增加。在本本文档来自技高网...

【技术保护点】
１．一种半导体集成电路，包括：电路块，具有内部电压线；第一环形线，在所述电路块的周围形成封闭环形线并且被施加有电源电压和参考电压之一；第二环形线，在所述第一环形线和所述电路块之间形成封闭环形线，并且该第二环形线在其多个位置处被连接到所述内部电压线；以及多个开关，电连接在所述第一环形线和所述第二环形线之间。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：绪方博美，
申请(专利权)人：索尼株式会社，
类型：发明
国别省市：JP