单片集成的新型双重突波保护器件及其制作方法技术

本发明专利技术公开了一种单片集成的新型双重突波保护器件及其制作方法。双重突波保护器件包括LDMOS器件和二极管组，二极管组包括多个背靠背串联的二极管，二极管组的一端连接到LDMOS器件的漏极，另一端连接到LDMOS器件的栅极。可以在制作完成LDMOS器件后，直接在LDMOS器件的栅极区域制作二极管组。在工作原理和结构上等效于二极管和LDMOS的组合，优点是防突波效果提高，同时可以集成到芯片上，减少突波器件的成本。

【技术实现步骤摘要】

本专利技术涉及一种突波保护器件，尤其涉及一种。
技术介绍
在电子设备和系统中，总会存在一些电压突变甚至是外界的干扰，如静电等，我们把这些瞬态过电压通称为“突波”，这些突波的存在会影响电子器件和系统的可靠性，为了消除这些意外出现的瞬态过电压，现在市面上已经出现了很多TVS(瞬变电压抑制二极管) 器件。现有技术中的TVS元件一般是n+p+齐纳二极管或是陶瓷压变电阻器，该元件一般是采用分流的原理，在被保护器件或系统被击穿之前，该保护器件先被击穿，从而将电流引导出去，达到保护后级的目的。目前的几种TVS器件有二极管式TVS器件、气体放电管、晶闸管式TVS器件、滤波器等。现有技术中的突波保护器件至少存在以下缺点结构单一并且是分立器件的形式，这样的器件能够保护的突波形式单一，在实际应用时，为了保护系统的安全，往往采用多种突波保护器件串联的形式，这样才能符合系统的需求；而且现有技术中的突波器件不能集成在系统芯片内部。
技术实现思路
本专利技术的目的是提供一种防突波效果提高，同时可以集成到芯片上的。本专利技术的目的是通过以下技术方案实现的本专利技术的单片集成的新型双重突波保护器件，包括LDMOS器件，还包括二极管组， 所述二极管组包括多个以下列方式背靠背串联的二极管-N-P-----N-P-N-P-N-----P-N-；所述二极管组的一端连接到所述LDMOS器件的漏极，另一端连接到所述LDMOS器件的栅极。本专利技术的上述的单片集成的新型双重突波保护器件的制作方法，在制作完成 LDMOS器件后，在所述LDMOS器件的栅极区域制作二极管组，具体包括步骤首先，在所述LDMOS器件的栅氧化层上采用化学气相淀积的方法淀积一层多晶硅，厚度为0. 5微米到3微米之间，淀积的时候，同步掺杂硼，形成P型多晶硅；然后，采用光刻方法，在多晶硅上定义出η区，然后采用离子注入的方法注入磷离子，使该部分形成η区；之后，在上面淀积一层钝化层；最后，在金属化的时候，直接将二极管的两端和LDMOS的栅极、漏极短接在一起。由上述本专利技术提供的技术方案可以看出，本专利技术实施例提供的一种。由于突波保护器件包括LDMOS器件和背靠背串联的二极管，二极管的一端连接到LDMOS器件的漏极，另一端连接到LDMOS器件的栅极。在工作原理和结构上等效于二极管和LDMOS的组合，优点是防突波效果提高，同时可以集成到芯片上，减少突波器件的成本。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。图1为本专利技术的单片集成的新型双重突波保护器件的等效电路图；图2为本专利技术中的二极管结构示意图；图3为LDMOS器件的基本剖面结构示意图；图4为本专利技术的单片集成的新型双重突波保护器件的剖面结构示意图；图5为本专利技术的单片集成的新型双重突波保护器件随着漏极电压上升的电流变化曲线示意图。具体实施例方式下面结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术的保护范围。本专利技术的单片集成的新型双重突波保护器件，其较佳的具体实施方式是，包括LDMOS器件，还包括二极管组，所述二极管组包括多个以下列方式背靠背串联的二极管-N-P-----N-P-N-P-N-----P-N-；所述二极管组的一端连接到所述LDMOS器件的漏极，另一端连接到所述LDMOS器件的栅极。所述二极管组在多晶硅薄膜上通过离子注入的方法制作形成。具体二极管组可以制作在所述LDMOS器件的漏极和栅极之间的栅氧化层上。所述LDMOS器件的沟道的宽长比大于或等于10。比如，LDMOS器件的沟道长为5 微米，宽为50微米。本专利技术的保护器件可以有多个相互并联。本专利技术的上述的单片集成的新型双重突波保护器件的制作方法，其较佳的具体实施方式是，在制作完成LDMOS器件后，在所述LDMOS器件的栅极区域制作二极管组，具体包括步骤首先，在所述LDMOS器件的栅氧化层上采用化学气相淀积的方法淀积一层多晶硅，厚度为0. 5微米到3微米之间，淀积的时候，同步掺杂硼，形成P型多晶硅；然后，采用光刻方法，在多晶硅上定义出η区，然后采用离子注入的方法注入磷离子，使该部分形成η区；之后，在上面淀积一层钝化层；最后，在金属化的时候，直接将二极管的两端和LDMOS的栅极、漏极短接在一起。具体实施例中，所述硼的掺杂浓度为1018/cm3 ；所述磷离子的掺杂浓度为1019/3cm ο本专利技术的单片集成的新型双重突波保护器件，在工作原理和结构上等效于二极管和LDMOS的组合，优点是防突波效果提高，同时可以集成到芯片上，减少突波器件的成本。 该器件在突波防护的时候，具有两种保护机制，在保护效果上优于单一机制的突波防护器件，另外，本器件能够在集成电路中集成，这样就节省了外部元件成本。具体实施例本专利技术的器件结构等效电路如图1所示，其中包括一个LDMOS器件和一个等效的二极管组并联，是在多晶硅薄膜上通过离子注入的方法形成的多个背靠背串联的二极管， 其一端连接到LDMOS器件的漏极，另一端连接到LDMOS器件的栅极。如图2所示，是本专利技术中的二极管结构，该二极管是采用多晶硅薄膜制作的，一端连接到LDMOS的漏极，另一端连接到LDMOS的栅极上本专利技术中的主体器件是LDMOS器件，其剖面结构如图3所示，LDMOS是从DMOS发展出来的器件，顾名思义，是一种横向的M0SFET，包括源极、栅极、漏极和衬底等，基本原理是用栅极电压来控制流经源极和漏极之间的电流。本专利技术器件的主要制程如下如图3所示，基于与CMOS相同的工艺制作LDMOS器件，考虑具体制程的要求，也可以考虑Resurf (降低表面电场)结构或限场环结构；在制作完成LDMOS器件后，在栅极区域制作图2所示的二极管，具体采用的工艺是首先在栅氧化层上采用化学气相淀积的方法淀积一层多晶硅，厚度为0. 5微米到 3微米之间，淀积的时候，同步掺杂，掺杂硼，使形成P型多晶硅，浓度在1018/cm3左右；采用光刻方法，在多晶硅上定义出η区，然后采用离子注入的方法注入磷离子，使该部分形成η区，浓度在1019/cm3左右；在上面淀积一层钝化层；在金属化的时候，直接将二极管的两端和LDMOS的栅极、漏极短接在一起，最终形成的结构如图4所示。图4所示，是本专利技术器件结构，其中二极管部分是由多个背靠背连接的二极管串联连接而成，具体结构如图2所示，其中阴影部分代表ρ型区域。图4中具体二极管串接的个数由要保护的电压范围所决定。具体实施例中，假设防突破电压40V，所设计的LDMOS击穿电压40V，对应的阈值电压2. 73V，而二极管的击穿电压设计成15. 7V，击穿最大电流为90mA，对于LDMOS器件，宽长比定在10以上，用来保证Ids越大越好，以在短时间内将突波电流移走，一般在设计时沟道长为5微米，宽为50微米。具体实施例的动作原理是假设有一个突波，电压突波为50V，反应时间为20微秒，则电压首先超过二本文档来自技高网...

【技术保护点】
１．一种单片集成的新型双重突波保护器件，包括ＬＤＭＯＳ器件，其特征在于，还包括二极管组，所述二极管组包括多个以下列方式背靠背串联的二极管：－Ｎ－Ｐ－…－Ｎ－Ｐ－Ｎ－Ｐ－Ｎ－…－Ｐ－Ｎ－；所述二极管组的一端连接到所述ＬＤＭＯＳ器件的漏极，另一端连接到所述ＬＤＭＯＳ器件的栅极。

【技术特征摘要】

【专利技术属性】
技术研发人员：姜岩峰，
申请(专利权)人：北方工业大学，
类型：发明
国别省市：11